Please use this identifier to cite or link to this item:
http://www.dspace.espol.edu.ec/handle/123456789/25488| Title: | Analizador de protocolo rs-232 |
| Authors: | Caicedo Mejillones, Steven Kleber Paredes Cedeno, Jeanneth Mirelly Ponguillo Intriago, Ronald |
| Keywords: | ANALIZADOR DE PROTOCOLO RS-232 FPGA NIOS II |
| Issue Date: | 4-Jun-2014 |
| Abstract: | In this paper we were developed a tool that will be used to collect and analyze the frames that are being exchanged between two devices that communicate using the RS-232 serial communication protocol. The information collected is displayed in a Personal Computer or a Mobile Device with Android OS; this will allow us understand and interpret the operation of the RS-232 protocol, also help us in the task of detecting and solving problems related to this type of communication. This tool has the ability to detect the parameters of configuration of the RS-232 communication that we want to analyse, auto configured with this parameters to collect the frames correctly. Then, we developed an embedded system based on NIOS II Processor; this was implemented in the Board of development and education DE0 nano of Terasic Inc, whose main component is the FPGA EP4CE22F17C6N of the family Cyclone IV E of Altera. |
| Description: | En el presente trabajo se desarrolló una herramienta que servirá para capturar y analizar las tramas que se intercambian entre dos dispositivos que se comunican usando el protocolo de comunicación serial RS-232. La información capturada se muestra en una Computadora Personal o en un Dispositivo Móvil con Sistema Operativo Android; esto nos permitirá entender e interpretar el funcionamiento del protocolo antes mencionado, además nos ayudará en la tarea de detectar y resolver problemas relacionados con este tipo de comunicación. Esta herramienta tiene la capacidad de detectar los parámetros de configuración de la comunicación RS-232 que analizaremos para posteriormente auto configurarse a ellos y así recolectar las tramas de forma correcta. Para esto se desarrolló un Sistema Embebido basado en el Microprocesador NIOS II el cual fue implementado en la tarjeta de desarrollo y educación DE0 nano de Terasic Inc., cuyo componte principal es la FPGA EP4CE22F17C6N de la familia Cyclone IV E de Altera. |
| URI: | http://www.dspace.espol.edu.ec/handle/123456789/25488 |
| Appears in Collections: | Artículos de Tesis de Grado - FIEC |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Resumen de Tesis SCaicedo, JParedes, director de tesis Msig. Ronald Ponguillo I. 21 feb 2014.pdf | 665.31 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.