Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c

Please use this identifier to cite or link to this item: http://www.dspace.espol.edu.ec/handle/123456789/41177

Title:	Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c
Authors:	Ponguillo Intriago, Ronald Alberto, Director Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina
Keywords:	INGENIERIA ELECTRICA DISPOSITIVO DE CONTROL
Issue Date:	2011
Publisher:	ESPOL. FIEC
Citation:	Manzano, R.; Pérez , M. (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus 12c. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. FIEC, Guayaquil. 104p.
Description:	El presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo i2c (rtc) y la otra tarjeta será la de2 de altera en la que estará nuestro maestro. en esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta de2 y visualizadas en un display también ubicadas en la tarjeta.
URI:	http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177
Appears in Collections:	Tesis de Ingeniería en Ciencias Computacionales

Files in This Item:

File	Size	Format
T-83325 MANZANO-PEREZ.pdf	2.16 MB	Adobe PDF	View/Open