



T
DOM

CIB - ESPOL

Escuela Superior Politécnica del Litoral

FACULTAD DE INGENIERIA EN ELECTRICIDAD Y COMPUTACION

PROYECTO DE GRADUACION

Diseño e implementación de un Scanner Digital
con aplicación médica

Previo a la obtención del TITULO de
INGENIERO EN ELECTRICIDAD
Especialización Electrónica

Presentado por:

Dalton Domínguez Jácome
Melvin Murillo Marcillo

Guayaquil - Ecuador

Año 1999



D-19746

AGRADECIMIENTO

A Dios por la fuerza.

Un especial reconocimiento a
nuestro profesor Ing. Miguel
Yapur A. por su colaboración
y apoyo para la realización
de este trabajo.

DEDICATORIA

A nuestros padres y
hermanos que en todo
momento nos brindaron su
comprensión y apoyo.

TRIBUNAL DE GRADUACION

Carlos Monsalve G.
Ing. Carlos Monsalve G.
SUBDECANO DE LA FIEC

J. M. Yapur A.
Ing. Miguel Yapur A.
DIRECTOR DE TOPICO

J. del Pozo
Ing. Juan del Pozo
VOCAL


N. Layedra
Ing. Nelson Layedra
VOCAL



DECLARACION EXPRESA

"La responsabilidad por los hechos, ideas y doctrinas expuestos en esta tesis, nos corresponden exclusivamente; y el patrimonio intelectual de la misma a la
ESCUELA SUPERIOR POLITECNICA DEL LITORAL"

(Reglamento de Exámenes y Títulos profesionales de la ESPOL)



Dalton Moisés Domínguez Jácome



Melvin Paul Murillo Marcillo

RESUMEN

Los objetivos principales que pretende desarrollar éste trabajo se concentran básicamente en:

- Diseñar un dispositivo que permita capturar, almacenar y mostrar la imagen de una radiografía en el PC.
- Implementar el diseño planteado.

Para la realización de los objetivos anteriormente expuestos, nos valdremos de la ayuda de:

- Un sensor (par) óptico, que trabaja en el rango de la luz infrarroja.
- El lenguaje de programación de alto nivel Visual Basic 5, para el diseño del software de aplicación que provee una interfase amigable con el usuario para establecer un manejo sencillo.
- El manejo del puerto paralelo, que el lenguaje antes mencionado puede hacer a través de las librerías de enlace dinámico (DLL's) inpout32.dll.

- Una impresora, como medio de soporte y transporte del sensor (par) óptico.
- Una base de datos, para poder almacenar de una manera clasificada los datos que tienen la información de la imagen, y además que permita el acceso sencillo a la información.

La implementación de éste sistema le evitará a un usuario (ej: un médico) la necesidad de archivar una radiografía, en su lugar lo hará en la memoria de un PC.

Una vez almacenada la información se podrá realizar tratamiento digital de la imagen, así como la distribución de la misma por los medios de comunicación que maneja un PC: Internet, fax, etc.

Es importante mencionar que este proyecto, tal como se lo planteó inicialmente, sirve exclusivamente para fines académicos debido a las limitaciones de resolución y rapidez .

En los capítulos finales de esta tesis se propone una forma diferente de implementar este sistema de manera que resulte un poco más óptimo.



INDICE GENERAL

RESUMEN.....	VI
INDICE GENERAL.....	VIII
INDICE DE FIGURAS.....	XI
INDICE DE TABLAS.....	XII
INTRODUCCION.....	1
CAPITULO I	
1. Descripción panorámica del Sistema Scanner Digital	3
1.1. Diagrama de bloques y elementos constituyentes	3
1.2. Detalle general del funcionamiento y control del sistema	5
CAPITULO II	
2. Descripción detallada del bloque que conforma el sistema de adquisición de datos	10
2.1. Funcionamiento y polarización del sensor óptico y su interfase con el sistema.....	10
2.2. Descripción del diseño y funcionamiento del bloque # 2: Circuito electrónico de interfase entre el sensor óptico y el sistema controlador	14
CAPITULO III	
3. Sistema transportador del par óptico	22
3.1. Montaje Mecánico del Par Optico	22
3.2. Señales de datos y control que manejan la impresora	23

3.3. Señales de estado de interés de la impresora	27
CAPITULO IV	
4. Sistema controlador	29
CAPITULO V	
5. Sistema de alimentación	32
5.1. Análisis de la etapa de alimentación	34
CAPITULO VI	
6. Manual de usuario.....	37
6.1. Descripción del manejo y servicio que ofrece el sistema	37
6.2. Interconexión física del hardware.....	41
CAPITULO VII	
7. Conclusiones y Recomendaciones.....	43
7.1. Limitaciones del sistema	43
7.2. Posibles mejoras y ampliaciones del servicio	45
7.3. Aplicaciones	46
APENDICES	
• APENDICE A: Especificaciones técnicas del amplificador CA3130	
• APENDICE B: Especificaciones técnicas del convertidor A/D ADC0808	
• APENDICE C: Especificaciones técnicas del C.I. 74LS244	
• APENDICE D: Especificaciones técnicas del C.I. 74LS245	
• APENDICE E: Esquemático del circuito que conforma el hardware	
• APENDICE F: Código del software	

- APENDICE G: Radiografía vs. Imagen Digitalizada
- APENDICE H: Curva de Sensibilidad del Sensor Optico

REFERENCIAS BIBLIOGRAFICAS

INDICE DE FIGURAS

CAPITULO I

Figura 1.1.....	4
-----------------	---

CAPITULO II

Figura 2.1.....	11
-----------------	----

Figura 2.2.....	13
-----------------	----

Figura 2.3.....	15
-----------------	----

Figura 2.4.....	17
-----------------	----

Figura 2.5.....	21
-----------------	----

CAPITULO III

Figura 3.1.....	27
-----------------	----

CAPITULO IV

Figura 4.1.....	30
-----------------	----

Figura 4.2.....	31
-----------------	----

CAPITULO V

Figura 5.1.....	33
-----------------	----

Figura 5.2.....	36
-----------------	----

CAPITULO VI

Figura 6.1.....	38
-----------------	----

Figura 6.2.....	39
-----------------	----

Figura 6.3	40
------------------	----

CAPITULO VII

Figura 7.1	45
------------------	----

INDICE DE TABLAS

CAPITULO II

Tabla 2.1.....	21
----------------	----

CAPITULO III

Tabla 3.1.....	24
----------------	----

Tabla 3.2.....	24
----------------	----



CIB + ESPOL

INTRODUCCION

Al realizar este trabajo nos trazamos como meta principal mostrar un método sencillo para desarrollar un sistema que sea capaz de "transportar" imágenes exclusivamente con tonalidades de grises desde el mundo exterior hacia el monitor (CRT) de un PC; además de almacenar la información en archivos de tal manera que puedan ser accesados fácilmente, todo esto usando un sistema de almacenamiento con base de datos.

Este trabajo puede servir también como texto de consulta que abarca un tópico muy sencillo y útil de implementar, como el manejo del puerto paralelo para el monitoreo y control del sistema. En éste trabajo el manejo del puerto paralelo se lo hará a través del lenguaje de programación de alto nivel Visual Basic 5 y se mostrará la herramienta para poder lograrlo.

Durante la realización de éste proyecto se implementó un diseño útil y práctico para la conversión de la señal del fotodiodo de corriente a voltaje. Los valores de voltaje quedan establecidos en el rango de 0 a 5V, indispensable para ser ingresados en el convertidor analógico digital (ADC).

También se dejan sentadas las bases para que algún lector ambicioso pueda en el futuro mejorar y optimizar éste proyecto con algún programa que realice tratamiento digital de imágenes. Y es aquí justamente donde encontramos una de las mejores aplicaciones de este proyecto.

Es importante mencionar que este proyecto, tal como se lo planteó inicialmente, sirve exclusivamente para fines académicos debido a las limitaciones de resolución y rapidez .

En los capítulos finales de esta tesis se propone una forma diferente de implementar este sistema de manera que resulte un poco más óptimo.

CAPITULO 1

1. Descripción panorámica del Sistema Scanner Digital

1.1. Diagrama de bloques y elementos constituyentes

En la figura 1.1. se muestra de forma resumida los diagramas de bloques que conforman el Sistema Scanner Digital. Además, en el Apéndice E se muestra el esquemático del circuito que conforma el hardware

Resumiendo al máximo, podríamos decir que el sistema se reduce a tres bloques:

- Bloque de adquisición conformado por el sensor óptico, Sistema Transportador y el Circuito Electrónico de interfase.

- El bloque del Sistema Controlador (CPU), interfase con el usuario (monitor, teclado y mouse) e interfase con el sistema de adquisición (puerto paralelo de comunicaciones), los cuales son los elementos del PC explotados por el proyecto.
- El bloque que conforma el Sistema General de Alimentación.




figura 1.1. Diagrama de bloques del Sistema Scanner Digital.

1.2. Detalle general del funcionamiento y control del sistema

Nuestro sistema ésta constituido básicamente por 6 bloques para su control y funcionamiento.

En primer lugar está el bloque que sirve para la adquisición de los datos, los cuales tienen información de las tonalidades de grises de la radiografía. Este bloque está conformado por un sensor óptico (par emisor y receptor) que están operando en el rango de la luz infrarroja. El diodo emisor infrarrojo, que se encuentra polarizado directamente emite la señal de luz que atraviesa la radiografía, ésta se atenúa en mayor o menor grado dependiendo de la capacidad que tenga el haz de luz para atravesar la lámina (dependiendo de los contrastes de grises). En este momento es cuando el foto-sensor recibe la luz atenuada, y es ésta característica precisamente la que lleva la información. El dispositivo sensor va montado sobre el carro de una impresora matricial, la cual le presta el servicio de "transportación" para poder barrer la radiografía tanto en el sentido horizontal como en el sentido vertical.

Luego, seguidamente, tenemos el bloque Circuito Electrónico de interfase que es donde se realiza el tratamiento de la señal que proporciona el foto-sensor. Debemos mencionar que el foto-sensor, al

ser excitado por la luz, tiene la capacidad de conducir mayor o menor cantidad de corriente dependiendo de la mayor o menor intensidad luminosa. De esta forma la luz es transformada en corriente eléctrica, pero de muy poca intensidad, y es por esto que se hace necesaria la implementación de éste segundo bloque. La función principal de este segundo bloque es precisamente amplificar la corriente, a la vez que se transforma esta señal en una señal de voltaje, comprendida en el rango de 0 a 5 Voltios. Y este es el rango apropiado para trabajar con el convertidor analógico - digital (ADC0808).

Este bloque, que además convierte la señal analógica de voltaje en una señal digital de 8 bits, es necesario debido a que toda la información contenida en la señal de voltaje será analizada y procesada por el microprocesador de una PC.

El tercero y cuarto bloque, lo constituye realmente todo el PC, esto es, el CPU y los dispositivos de entrada/salida del mismo, los cuales son para nuestro caso: monitor, teclado, mouse y puerto paralelo. Pero, para una mejor comprensión, hemos querido asignar el tercer bloque al CPU, el cual realiza las funciones de Sistema Controlador y es el encargado de controlar las acciones del convertidor analógico-

digital, así como de la operación de la impresora (Sistema Transportador).

Y el cuarto bloque lo hemos asignado a los dispositivos de entrada/salida antes mencionados los cuales realizan la función de interfase con el usuario; con excepción del puerto paralelo, el cual realiza la función de interfase entre el CPU y los bloques que constituyen el Circuito Electrónico de interfase y el Sistema Transportador del par óptico. Por medio del puerto paralelo el sistema controlador (CPU), es capaz de emitir las señales de control (por medio de los pines de salida) a la vez que sensa (por medio de los pines de entrada) el estado de los circuitos externos.

El quinto bloque lo conforma el Sistema Transportador del par óptico, que no es otra cosa que una simple impresora matricial. Este sistema tiene doble función:

- Transportar en sentido horizontal el sensor óptico gracias a la acción del desplazamiento del carro (car reader) de la impresora.

- Desplazar la radiografía en sentido vertical, debido a la acción del motor alimentador de línea (line feed) de la impresora.

El sexto bloque esta conformado por el Sistema de Alimentación del proyecto. La alimentación principal se la obtiene de la línea de 110/120V a 60 Hz, la cual sirve para energizar tanto el PC como la impresora. Para energizar los circuitos digitales y el amplificador operacional CA3130 se necesita de una fuente de +5V y para polarizar el foto-receptor se necesita de una fuente de -1V, las cuales son obtenidas al reducir, rectificar y filtrar la señal de 110/120V a 60 Hz.

Como se puede apreciar, la partición funcional es realmente muy sencilla y además fácil de manejarla, debido a que el sistema controlador está constituido básicamente por la PC, la cual tiene a disposición varias interfaces que son explotadas en este proyecto.

El software de aplicación ha sido diseñado en un lenguaje de alto nivel (Visual Basic 5.0), el cual es un lenguaje orientado a objetos, y es por esto, que hace más sencilla la programación y a la vez permite una interacción con el usuario más amigable. No se ha mencionado que toda la información adquirida y procesada es almacenada en una

base de datos (Access de Microsoft). Se escogió Access por que tiene la capacidad de interactuar con el lenguaje de programación escogido.

Una de las funciones de este software de aplicación, como se dijo anteriormente, es realizar transacciones (interactuar) con una base de datos, procesar la información obtenida de la base de datos y finalmente mostrarla en pantalla.

El software de aplicación ofrecerá al usuario la posibilidad de iniciar el proceso de adquisición de datos (Scanning), grabar en archivo la información, mostrar en pantalla la radiografía y finalmente salir del acceso al mismo.

Además, al usar este lenguaje se tendría la posibilidad de explotar los servicios que Internet ofrece para transmitir esta información.

CAPITULO 2

2.Descripción detallada del bloque que conforma el sistema de Adquisición de Datos

2.1. Funcionamiento y polarización del sensor óptico y su interfase con el sistema.

El primer paso para poder "transportar" la imagen de una radiografía a la memoria de un PC es convertir la información, que es realmente el contraste de grises, en una forma que el computador pueda entender. Esto es, en señales eléctricas binarias.

Y nos hemos valido, para la realización de este proyecto, de un sensor óptico. Este sensor, que es un fotosensor que trabaja en el rango de la luz infrarroja, trabaja con un emisor ópticamente acoplado.

La intensidad que irradia el infrarrojo es casi constante. Cuando la intensidad de luz que llega al fotodiodo sea máxima, éste será capaz de conducir la máxima corriente (claridad). Y si es muy pobre la intensidad de luz, también lo será la corriente que conduzca (oscuridad). Es obvio, que a una intensidad intermedia se producirá una corriente que estará en el rango de oscuridad y claridad, dependiendo de la cantidad de luz que incida. La relación que guarda la intensidad de luz que incide en el fotosensor con la corriente que conduce es lineal. De esta forma la corriente I porta la información que se necesita.




Figura 2.1: Esquema de operación del sensor óptico.

La radiación del infrarrojo atraviesa la radiografía, atenuándose la intensidad del haz, entonces es sensada por el fotodiodo.

La curva de sensibilidad del sensor óptico se muestra en el apéndice H, la cual fue obtenida por experimentación y con la ayuda del circuito mostrado en la figura 2.2.

La luz, al atravesar la radiografía por diferentes sectores de la misma, se atenúa, y lo hace en forma diferente. Esto se debe a que pasa por diferentes tonalidades de grises.

En este caso, en el sensor se capta la luz por transmisión directa. Se lo pudo haber hecho por reflexión sin variar los resultados. En la figura 2.1 se muestra el funcionamiento del sensor, el cual necesita de un circuito electrónico de interfase que sea capaz: primero, de convertir la señal de corriente a voltaje y, segundo, de convertir la señal analógica a digital. El diodo emisor tiene polarización directa y la cantidad de luz que emite es casi constante.

En la figura 2.2 se muestra el esquema de una parte del sistema de adquisición de datos.




figura 2.2: Circuito electrónico encargado de la conversión de corriente a voltaje.
Además a la salida del circuito (Vout), se tiene un voltaje comprendido en el rango de 0 a 5 Voltios.

Antes que la señal analógica de corriente pueda ser digitalizada, debe ser transformada en una señal de voltaje que también contenga la información.

En la figura 2.2 el elemento que realiza este trabajo es el Op-Amp CA3130, y además deja la señal de voltaje dentro de un rango de 0 a 5 voltios. Siendo:

$$V_{out} = I \cdot R_f$$

Así, con los valores de resistencias mostradas en la figura 2.2 y con $I = 100 \text{ [nA]}$, se tiene:

$$V_{\text{out}} = 100 \text{ [nA]} * 10 \text{ [M}\Omega\text{]}$$

$$V_{\text{out}} = 1 \text{ [V]}$$

Información acerca del Amplificador Operacional CA3130 puede ser encontrada en el Apéndice A.

2.2. Descripción del diseño y funcionamiento del bloque # 2: Circuito electrónico de interfase entre el sensor óptico y el sistema controlador

Para poder acoplar la señal eléctrica de corriente del fotodiodo al sistema controlador (PC) a través del puerto paralelo, es necesario primeramente crear una interfase: "Circuito electrónico de interfase".

Este bloque a su vez realiza tres operaciones básicas:

- Convierte la señal eléctrica de corriente a voltaje.

- Convierte este voltaje analógico a una señal eléctrica digital.
- Aísla toda esta circuitería del puerto paralelo del PC por medio de los circuitos integrados 74LS244 y 74LS245 utilizados para protección.

La descripción hecha del circuito electrónico de interfase se la puede visualizar más detalladamente en la figura 2.3.




Figura 2.3: Descripción detallada del circuito electrónico de interfase entre el sensor óptico y el CPU.

➤ **Convertidor I / V (Corriente - Voltaje)**

Como se menciono anteriormente, este circuito es el encargado de convertir la señal de corriente a voltaje. Esta señal, que es portadora de la información queda ubicada en el rango de 0 a 5 voltios.

El diagrama esquemático de este circuito es mostrado en la figura 2.2

➤ **Convertidor Analógico - Digital (ADC0808)**

Al utilizar el puerto paralelo para ingresar datos al PC, se hace imposible ingresar señales analógicas. Es por esta razón que se ha utilizado un convertidor analógico digital ADC0808. Hemos escogido el convertidor ADC0808 por que su lógica de control es compatible con microprocesadores, además la conversión en 8 bits binarios provee una resolución aceptable para nuestra aplicación.

En la figura 2.4 se muestra el esquemático de una parte del circuito por medio del cual la información es accesada a través del puerto paralelo a la PC.




Figura 2.4: En esta parte del circuito se puede observar claramente como por medio del puerto paralelo es ingresada la señal V_{out} digitalizada.

La operación del ADC0808 la realiza el sistema controlador.

Básicamente el ADC0808 necesita "saber" cuando empezar la conversión (START), y además necesita "saber" cuando habilitar las salidas digitales (OE: Output Enable).

Es necesario acotar que el ADC0808 se demora aproximadamente 100 useg. en realizar la conversión usando una frecuencia típica de 640 KHz. Es por este motivo que todas las operaciones que el sistema controlador realiza deben estar sincronizadas. La sincronización se la realiza por software.

El convertidor que hemos utilizado (ADC0808) puede convertir hasta 8 señales analógicas. Como en nuestro caso solo utilizamos una, entonces los pines de direccionamiento de las señales analógicas (Address) son aterrizzadas. De esta forma se direcciona a la primera entrada analógica. Información adicional sobre el ADC0808 se puede encontrar en el Apéndice B.

➤ **Protección del puerto paralelo**

Una vez que la señal de voltaje ha sido digitalizada, entonces está apta para poder ser ingresada al PC por medio del puerto paralelo. Sin embargo, es necesario un mecanismo aislador entre el puerto paralelo y las salidas del ADC0808, que en nuestro caso fueron utilizados los circuitos integrados 74LS244 y 74LS245.

Este sistema de aislamiento que se muestra en la figura 2.4 es necesario principalmente para aquellos puertos cuyos pines de control, datos y estados son bi-direccionales. Si no se tiene cuidado podríamos hacer un cortocircuito que podría dañar el puerto del PC.

Como necesitamos ingresar por el puerto paralelo 8 señales digitales, pero tan solo poseemos 5 pines de estado del puerto paralelo por donde se puede realizar el ingreso, entonces se necesita un mecanismo multiplexor (comutador) en el tiempo que primero presente los 4 bits más significativos, y luego los cuatro restantes.

Concluimos pues, que los integrados 74LS244 y 74LS245 realizan 2 funciones:

- Aislamiento
- Multiplexación

Y en este momento realmente la señal ya está lista para ser ingresada por el puerto paralelo sin peligro de daño alguno.

➤ **Descripción del puerto paralelo**

El puerto paralelo (que, entre otros dispositivos, maneja a las impresoras está constituido básicamente por 4 conjuntos de pines:

- Datos (bits: 2,3,4,5,6,7,8,9)
- Control (bits: 17,16,14,1)
- Estado (bits: 15,10,13,12,11)
- Masa (bits: 18 – 25)

Con los 8 bits de datos se controla el funcionamiento de la impresora.

Con los 4 bits de control se controla el circuito electrónico de interfase.

Por medio de los 4 bits menos significativos de estado se ingresa la señal digitalizada que contiene la información de colores y con el bit más significativo se sensa el estado de la impresora.

En la figura 2.5 se muestran las señales del puerto paralelo, y en la tabla 2.1 una descripción más detallada.




figura 2.5: Puerto Paralelo.
Además de las señales mostradas,
existe la referencia (pines 18-25)

Conejero	Mnemónico	Descripción
1	C0	Control
2	D0	Dato
3	D1	Dato
4	D2	Dato
5	D3	Dato
6	D4	Dato
7	D5	Dato
8	D6	Dato
9	D7	Dato
10	S3	Estado
11	S4	Estado
12	S2	Estado
13	S1	Estado
14	C1	Control
15	S0	Estado
16	C2	Control
17	C3	Control
18-25	GND	Masa

Tabla 2.1: Puerto Paralelo.
Descripción detallada de los conectores (pines).

CAPITULO 3

3.Sistema transportador del par óptico

Hasta ahora hemos indicado el método que se ha utilizado para poder transferir la información al PC.

Sin embargo se hace necesario la ayuda de un dispositivo que ayude a realizar el barrido de la radiografía para que el sensor pueda captar toda la información.

3.1 Montaje Mecánico del Par Optico

El dispositivo usado es una impresora matricial. Por medio de la cual el sensor óptico puede barrer la radiografía en sentido horizontal y vertical.

Tanto el emisor como el sensor se encuentra acoplado mecánicamente de tal forma que siempre están en la "línea de vista".

El carro de la impresora es el encargado de realizar el barrido horizontal y el motor alimentador de línea (line feed) es el encargado de proporcionar el barrido vertical. Obviamente la calidad de imagen esta limitada a la precisión con que la impresora provee estos dos movimientos. Por este motivo es que se hace necesario el conocimiento del manejo y funcionamiento de la impresora. En la tabla 3.1 se muestra las señales de datos y control que rigen el funcionamiento de la impresora, así como las señales de estado de la misma.

3.2. Señales de datos y control que manejan la impresora

De todas las funciones que puede realizar la impresora y que se desprenden de la tabla 3.1, las que se han utilizado en este proyecto son 3 básicamente:

- Inicialización
- Desplazamiento horizontal (car reader)
- Desplazamiento vertical (line feed)

Conektor	Mnemónico	Lógica	Descripción
1	DSTB	Negada	CONTROL (habilitación datos)
2	DATO 0	Positiva	DATO
3	DATO 1	Positiva	DATO
4	DATO 2	Positiva	DATO
5	DATO 3	Positiva	DATO
6	DATO 4	Positiva	DATO
7	DATO 5	Positiva	DATO
8	DATO 6	Positiva	DATO
9	DATO 7	Positiva	DATO
10	ACK	Negada	ESTADO
11	BUSY	Positiva	ESTADO
12	PAPER END	Positiva	ESTADO
13	SELECT	Positiva	ESTADO
14	AUTO FEED XT	Negada	CONTROL (retorno carro)
15	ERROR	Negada	ESTADO
16	INIT PRINTER	Positiva	CONTROL (inicialización impresora)
17	SELECT IN	Positiva	CONTROL (petición selección impresora)
18-25	Z		MASA

Tabla 3.1: Impresora. Señales que rigen su funcionamiento.

En la tabla 3.2 se muestra las condiciones que se necesitan tener en las entradas de datos y control para poder realizar las dos primeras funciones listadas anteriormente.

Función	DATOS								CONTROL			
	D7	D6	D5	D4	D3	D2	D1	D0	C3	C2	C1	C0
Inicialización	0	0	1	1	0	1	1	0	Φ	0	Φ	1
Desplazamiento →	0	0	1	0	1	1	1	0	Φ	1	1	0
Desplazamiento ←	AUTOMATICO											

Tabla 3.2: Funciones de la impresora que se usan en éste proyecto.

El circuito que se encarga del manejo de la impresora con su respectivo aislamiento se muestra en la figura 3.1

La función de inicialización es necesaria en dos instantes:

- Cuando se la usa por primera vez
- Y después de un desplazamiento vertical, antes de volver a realizar el nuevo barrido horizontal.

Como se observa en la tabla 3.2 se necesita tener presente en la entrada de datos (8 bits) el numero decimal 54, y en la entrada de control se necesita el número decimal 8.

Además para que el aislador realice su trabajo y deje pasar las señales de datos y control a la entrada de la impresora, es necesario que en el pin 19 de ambos aisladores (74LS245) se produzca una transición de alto a bajo. Esta señal es provista por el sistema controlador (PC) a través del puerto paralelo en el bit menos significativo (LSB) de control. Esto se muestra en la figura 3.1


Para que el carro de la impresora se pueda desplazar horizontalmente es necesario simular la escritura de un signo de puntuación (.). Se ha escogido este signo porque es el que provee el menor tamaño de paso (en cuanto al desplazamiento horizontal se refiere).

Tomando en cuenta lo antes mencionado, es posible tomar aproximadamente 9 muestras por pulgada cuando el sensor óptico se desplaza en sentido horizontal, y aproximadamente 6 muestras por pulgada cuando se desplaza en sentido vertical. Esto equivale a tener una resolución de 7 dpi al explorar la radiografía.

Para simular la escritura de un punto, es necesario presentar en la señal de datos que ingresan a la impresora el número decimal 46, y además en las señales de control que entran a la impresora se necesita tener presente el número decimal 6 .

Además, igual que en el caso anterior, se necesita que en el pin 19 de los aisladores (74LS245) se produzca una transición de nivel, pero ahora la transición debe ser de alto a bajo.

Esta Señal, al igual que en el caso anterior, proviene del pin menos significativo (LSB) de las señales de control del puerto paralelo del PC.



Como hasta este momento sólo se dispone de una señal de estado del puerto paralelo (cuatro ocupadas), entonces es necesario multiplexar en el tiempo estas dos señales por medio del aislador 74LS244 que, como se mencionó anteriormente además provee aislamiento eléctrico, permitiendo que la información fluya en un solo sentido (impresora hacia el puerto paralelo) evitando que se pueda producir algún cortocircuito para el caso de puertos bidireccionales.

La señal de estado "on-line" es necesaria para que en tiempo de ejecución se pueda tener información del estado de la impresora. Así, si por algún motivo la impresora alcanza el estado "off-line", el software se encargará de realizar las gestiones necesarias.

La otra señal de estado que se necesita es la que indica la presencia o no del papel en la impresora. Con esto se logra saber si se ha acabado con el proceso "Scanning" de la radiografía y, así mismo, el software se encargará de terminar la tarea.

La circuitería que realiza todo este trabajo se lo muestra en la figura 3.1.

CAPITULO 4

4.Sistema Controlador

El sistema controlador que está conformado realmente por el microprocesador y el CPU de una PC, es el encargado de explotar todos los recursos de la misma.

Como se muestra en la figura 4.1, el microprocesador es el que se encarga de realizar las diferentes tareas en respuesta a los eventos generados, ya sea por el hardware diseñado para este proyecto o por el usuario a través del teclado o mouse.




figura 4.1: CPU y su inter-relación con los diferentes periféricos

En resumen las tareas principales del sistema controlador son básicamente:

- Manejar la impresora.
- Manejar el puerto paralelo.
- Mostrar imagen en CRT.
- Realizar transacciones con una base de datos.
- Generar sonidos de estado (advertencia).

Al programar la PC y al diseñar el software de la aplicación se siguió el siguiente diagrama de flujo general (figura 4.2):




figura 4.2: Diagrama de flujo general del software de aplicación.

El detalle del código empleado para implementar este diagrama de flujo es mostrado en el Apéndice F .

CAPITULO 5

5.Sistema de Alimentación

Para habilitar el amplificador operacional CA3130, el convertidor analógico digital ADC0808, los aisladores y los inversores necesitaremos una tensión de + 5 [VDC.] debido a que emplean lógica TTL; además, para la polarización del fotosensor se necesitará de una tensión de – 1 [VDC].

Sabiendo que disponemos para alimentar el sistema de una señal de 110 [VAC] a 60 [Hz], necesitamos evidentemente, de una etapa para reducir la tensión de 110 [VAC] a ± 5 [VDC]. En la figura 5.1 se observa el esquemático del circuito que provee la alimentación de ± 5 [VDC].




figura 5.1: Esquemático del circuito encargado de proporcionar los ± 5 [VDC] al sistema Scanner Digital

Lo anterior se logra con un transformador de 110-12 [VAC], con tab central (2 [A]) y se obtiene un voltaje en el secundario V_s :

$$V_s = 2^{1/2} * 12$$

$$V_s = 16.97 \text{ Vp}$$

Y después del puente rectificador un voltaje no regulado V_{NR}

$$V_{NRmáx} = 16.97 - 2*(0.7)$$

$$V_{NRmáx} = 15.57 \text{ [V]}$$

V_{NR} tiene un rizado de 120 [Hz] (aproximadamente). Para eliminar este rizado se usan los rectificadores LM7805 y LM7905, los cuales proporcionan el nivel ± 5 [VDC] deseado para la alimentación de los integrados utilizados en circuito electrónico, el cual es 'sostenido' nuevamente por C_{10} y C_{11} .

5.1. Análisis de la etapa de Alimentación

Como la señal en el primario tiene una frecuencia aproximada de 60 [Hz], entonces V_{NR} , debido a la rectificación, tendrá una frecuencia dos veces mayor, esto es 120 [Hz].

Si deseamos que el voltaje de rizado (V_{NR}) sea mínimo el 0.80% del valor DC, entonces tendremos que el valor de los capacitores a la entrada de los rectificadores será:

$$V_{NR(p)} = (0.8/100) * V_{NR(DC)}$$

$$V_{NR(\min)} = V_{NR(\max)} - (0.8/100) * V_{NR(DC)}$$

$$V_{NR(\min)} = 15.57 - 0.096$$

$$V_{NR(\min)} = 15.47 \text{ V}$$

Además como:

$$V_{NR(\min)} = V_{NR(\max)} - I_{NR(DC)} / (f * C)$$

Y conociendo que la carga del circuito electrónico, que lo conforman los integrados del mismo, consume un estimado de 40 [mA], es decir:

$$I_{NR(DC)} = 40 \text{ [mA]}$$

$$\text{entonces: } C = I_{NR(DC)} / f * (V_{NR(\max)} - V_{NR(\min)})$$

$$C = 3472 \mu\text{F}$$

Pero disponemos de capacitores de $1000\mu\text{F}$, por lo que utilizaremos tres de estos capacitores en paralelo para la entrada del rectificador LM7805.

Escogemos entonces : $C_4, C_5, C_6 = 1000\mu\text{F}$.

Haciendo un análisis similar se puede obtener el mismo valor para el capacitor a la entrada del rectificador LM7905, por lo tanto

$$C_7, C_8, C_9 = 1000\mu\text{F}$$



Luego, para eliminar el rizado de V_{NR} se han utilizado los reguladores de voltaje ya antes mencionados, los cuales proporcionan un nivel ± 5 [V] sin rizo, y se tiene la señal que alimentará a los integrados del circuito electrónico.

Para la polarización del fotosensor, necesitamos de una señal de - 5 [VDC] para luego reducirla a - 1 [VDC] con la ayuda de un arreglo de amplificadores operacionales $\mu A741$. Este arreglo se lo muestra en la figura 5.2.




figura 5.2: Esquemático del circuito encargado de proporcionar los -1 [VDC] al sistema Scanner Digital para la polarización del fotosensor.

Finalmente, para seguridad del circuito se ha colocado un fusible en el primario para el caso eventual de que se presente algún tipo de sobre corriente.

CAPITULO 6

6.Manual de usuario

6.1. Descripción del manejo y servicio que ofrece el sistema

El software de aplicación hace uso de varias etapas (presentaciones), las cuales van siendo mostradas según los requerimientos del usuario.

Para poder entenderlo mejor se sugiere que se haga uso del diagrama de flujo general del software que se muestra en la figura 4.2.

La primera etapa (figura 6.1) presenta las tres opciones principales del programa:

- Scan
- Abrir
- Salir




Figura 6.1: Primera etapa del software de aplicación.
Aquí se permite escoger cualquiera de las 3 funciones principales del programa.

Al escoger la primera opción, el usuario tendrá la oportunidad de escoger el lugar (archivo) donde desee guardar la información (segunda etapa: figura 6.2).




Figura 6.2: Segunda etapa del software de aplicación.

Aquí se permite escoger cualquiera de los 5 archivos predeterminados en donde se desea o guardar la información de la imagen que se capturará o mostrar en la pantalla alguna imagen anteriormente almacenada.

Luego, automáticamente el sistema realizará un monitoreo del estado del hardware (tercera etapa: figura 6.3). Si este no se encuentra energizado, entonces se mostrará en pantalla un mensaje hasta que se haya solucionado este problema o se decida cancelar la operación.

Si se decide continuar con la operación se mostrará la cuarta etapa (Apéndice G), en donde se puede empezar el proceso o salir de él. A medida que el proceso avanza, a la vez que se va mostrando en pantalla la información también se la va almacenando. Si ocurriese algún error de estado del hardware, el software posee un manejador

de error que muestra comentarios sobre estos y la forma como solucionarlos.




Figura 6.3: Tercera etapa del software de aplicación.
Aquí se alerta al usuario de tener correctamente energizada la impresora y bien colocada la radiografía.

Si se escoge la segunda opción (abrir), el usuario pasará igualmente a la segunda etapa para escoger el archivo que se desea abrir. Luego, se saltará a la cuarta etapa (Apéndice G) donde se presenta dos opciones: cancelar o seguir con el proceso.

Ya sea después del proceso de "scan" o de "mostrar", en pantalla aparecerá la imagen de la radiografía que ha sido escaneada y/o almacenada. Un ejemplo de lo anterior, y con una imagen ya

escaneada, es mostrado en el Apéndice G. Además, puede ser comparada con la imagen real de la radiografía.

6.2. Interconexión física del hardware

El circuito electrónico de interfase entre el PC y el sistema transportador óptico esta dentro del equipo. Este equipo presenta en su parte externa: 2 conectores DB25, un conector DB9, 1 switch de encendido, 3 leds indicadores y un fusible de protección.

Los 3 conectores (2 DB25 y 1 DB9) y el fusible de protección se encuentran en la parte posterior del equipo, cada cual con su respectiva indicación. Y el switch de encendido junto con los 3 leds indicadores están en la parte frontal.

Antes de realizar el encendido del equipo (switch on), se debe realizar la conexión entre el puerto paralelo de la computadora con el respectivo conector DB25 del equipo, también se debe conectar la impresora al otro conector DB25, y la tercera conexión que se debe realizar es la del sensor óptico con el conector DB9 del equipo. Todas estas 3 conexiones se realizan con los cables apropiados que vienen incluidos en el kit.

Luego, se procede a encender el equipo, y los 3 leds deben encenderse en operación normal. El led rojo indica que el equipo esta energizado correctamente con 5 VDC, el led amarillo indica que el receptor infrarrojo y su sistema de polarización (-1 VDC) trabajan correctamente y finalmente el led verde indica que el emisor se encuentra funcionando correctamente.

CAPITULO 7

7. Conclusiones y Recomendaciones

7.1. Limitaciones del Sistema

El proyecto que se ha realizado presenta algunas limitaciones, que debido a la forma como fue concebida la idea, ya se las preveía.

Una de estas limitaciones es la resolución de la imagen debido principalmente a dos aspectos:

- Desplazamiento horizontal y vertical de barrido muy grande (relativamente hablando).
- Lóbulo de radiación del infrarrojo no muy direccional.

No se podía controlar la cantidad de desplazamiento del sensor óptico al barrer la superficie de la radiografía. Sin embargo , con un poco de entereza , sería posible diseñar un sistema transportador (en lugar de la impresora) que pueda mejorar este aspecto.

Para nuestra situación el uso de un diodo infrarrojo, con su patrón de radiación característico (lóbulo no tan direccional), no presenta mayor desventaja para nuestra aplicación. Empero, si fuese posible mejorar el desplazamiento horizontal y vertical de barrido, entonces sería más conveniente usar un dispositivo emisor cuyo patrón de radiación sea más direccional (Láser), para aprovechar al máximo la reconstrucción y resolución de la imagen. En la figura 7.1 se muestra una comparación de la Distribución Espacial de la Radiación entre un led infrarrojo y un diodo emisor láser. La diferencia entre la radiación de un emisor infrarrojo y un láser consiste en que este último, por emisión estimulada, emite luz coherente. El diagrama polar de irradiación del diodo láser es mucho más angosto que el del infrarrojo, lo cual mejoraría el acoplamiento con el receptor, permitiendo de esta manera mejorara la calidad de la información.




Figura 7.1: Distribución espacial de la radiación de un emisor infrarrojo (1) y un diodo láser (2).

Es importante mencionar que este proyecto, tal como se lo planteó inicialmente, sirve exclusivamente para fines académicos debido a las limitaciones de resolución y rapidez . En la siguiente sección se sugieren algunas maneras de mejorar estas limitaciones.

7.2. Posibles Mejoras y ampliaciones del servicio

De lo expuesto anteriormente , se podría añadir que la mejora en la resolución es factible, pero usando por ejemplo un mecanismo que proporcione desplazamiento en forma vertical. Pudiendo ser el barrido realizado por un panel de varios sensores, con lo cual se podría mejorar también el tiempo.

Otra forma de mejorar el tiempo sería cambiando el método que se utilizó para mostrar la imagen en pantalla. Sin embargo, esto produciría una desmejora en la calidad de imagen. El software de aplicación permite al usuario escoger entre estas dos formas de mostrar la imagen, obviamente se mejorará la imagen a costa del tiempo, y viceversa.

7. 3. Aplicaciones

Mejorando los aspectos antes mencionados, es posible obtener un trabajo de mayor calidad, que podría prestar más de una aplicación útil.

En primera instancia, además de poder guardar imágenes en la memoria de una PC, se podría realizar tratamiento digital de las mismas según las necesidades.

Además, debido al lenguaje de programación utilizado, es posible también explotar todas las ventajas y recursos que ofrece la Internet, para en algún momento dado, enviar esta información a cualquier lugar.

APENDICES

15MHz, BiMOS Operational Amplifier with MOSFET Input/CMOS Output

CA3130A and CA3130 are op amps that combine the advantage of both CMOS and bipolar transistors.

Gate-protected P-Channel MOSFET (PMOS) transistors are used in the input circuit to provide very-high-input impedance, very-low-input current, and exceptional speed performance. The use of PMOS transistors in the input stage results in common-mode input-voltage capability down to 0.5V below the negative-supply terminal, an important attribute in single-supply applications.


A CMOS transistor-pair, capable of swinging the output voltage to within 10mV of either supply-voltage terminal (at very high values of load impedance), is employed as the output circuit.

The CA3130 Series circuits operate at supply voltages ranging from 5V to 16V, ($\pm 2.5V$ to $\pm 8V$). They can be phase compensated with a single external capacitor, and have terminals for adjustment of offset voltage for applications requiring offset-null capability. Terminal provisions are also made to permit strobing of the output stage.


The CA3130A offers superior input characteristics over those of the CA3130.

Pinouts

CA3130, CA3130A
(PDIP, SOIC)
TOP VIEW



CA3130, CA3130A
(METAL CAN)
TOP VIEW



Features

- MOSFET Input Stage Provides:
 - Very High $Z_I = 1.5 \text{ T}\Omega (1.5 \times 10^{12}\Omega)$ (Typ)
 - Very Low $I_I \dots 5\text{pA}$ (Typ) at 15V Operation
 $\dots = 2\text{pA}$ (Typ) at 5V Operation
- Ideal for Single-Supply Applications
- Common-Mode Input-Voltage Range Includes Negative Supply Rail; Input Terminals can be Swung 0.5V Below Negative Supply Rail
- CMOS Output Stage Permits Signal Swing to Either (or both) Supply Rails

Applications

- Ground-Referenced Single Supply Amplifiers
- Fast Sample-Hold Amplifiers
- Long-Duration Timers/Monostables
- High-Input-Impedance Comparators (Ideal Interface with Digital CMOS)
- High-Input-Impedance Wideband Amplifiers
- Voltage Followers (e.g. Follower for Single-Supply D/A Converter)
- Voltage Regulators (Permits Control of Output Voltage Down to 0V)
- Peak Detectors
- Single-Supply Full-Wave Precision Rectifiers
- Photo-Diode Sensor Amplifiers

Ordering Information

PART NO. (BRAND)	TEMP. RANGE (°C)	PACKAGE	PKG. NO.
CA3130AE	-55 to 125	8 Ld PDIP	E8.3
CA3130AM (3130A)	-55 to 125	8 Ld SOIC	M8.15
CA3130AM96 (3130A)	-55 to 125	8 Ld SOIC Tape and Reel	M8.15
CA3130AT	-55 to 125	8 Pin Metal Can	T8.C
CA3130E	-55 to 125	8 Ld PDIP	E8.3
CA3130M (3130)	-55 to 125	8 Ld SOIC	M8.15
CA3130M96 (3130)	-55 to 125	8 Ld SOIC Tape and Reel	M8.15
CA3130T	-55 to 125	8 Pin Metal Can	T8.C



APENDICE A

CA3130, CA3130A

Absolute Maximum Ratings

DC Supply Voltage (Between V+ And V- Terminals)	16V
Differential Input Voltage	8V
DC Input Voltage	(V+ +8V) to (V- -0.5V)
Input-Terminal Current	1mA
Output Short-Circuit Duration (Note 1)	Indefinite

Operating Conditions

Temperature Range	-50°C to 125°C
-----------------------------	----------------

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTES:

1. Short circuit may be applied to ground or to either supply.
2. θ_{JA} is measured with the component mounted on an evaluation PC board in free air.

Electrical Specifications $T_A = 25^\circ\text{C}$, $V_+ = 15\text{V}$, $V_- = 0\text{V}$, Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	CA3130			CA3130A			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage	$ V_{IO} $	$V_S = \pm 7.5\text{V}$	-	8	15	-	2	5	mV
Input Offset Voltage Temperature Drift	$\Delta V_{IO}/\Delta T$		-	10	-	-	10	-	$\mu\text{V}/^\circ\text{C}$
Input Offset Current	$ I_{IO} $	$V_S = \pm 7.5\text{V}$	-	0.5	30	-	0.5	20	pA
Input Current	I_I	$V_S = \pm 7.5\text{V}$	-	5	50	-	5	30	pA
Large-Signal Voltage Gain	A_{OL}	$V_O = 10\text{V}_\text{P-P}$ $R_L = 2\text{k}\Omega$	50	320	-	50	320	-	kV/V
			94	110	-	94	110	-	dB
Common-Mode Rejection Ratio	CMRR		70	90	-	80	90	-	dB
Common-Mode Input Voltage Range	V_{ICR}		0	-0.5 to 12	10	0	-0.5 to 12	10	V
Power-Supply Rejection Ratio	$\Delta V_{IO}/\Delta V_S$	$V_S = \pm 7.5\text{V}$	-	32	320	-	32	150	$\mu\text{V}/\text{V}$
Maximum Output Voltage	V_{OM^+}	$R_L = 2\text{k}\Omega$	12	13.3	-	12	13.3	-	V
	V_{OM^-}	$R_L = 2\text{k}\Omega$	-	0.002	0.01	-	0.002	0.01	V
	V_{OM^+}	$R_L = \infty$	14.99	15	-	14.99	15	-	V
	V_{OM^-}	$R_L = \infty$	-	0	0.01	-	0	0.01	V
Maximum Output Current	I_{OM^+} (Source) at $V_O = 0\text{V}$		12	22	45	12	22	45	mA
	I_{OM^-} (Sink) at $V_O = 15\text{V}$		12	20	45	12	20	45	mA
Supply Current	I_+	$V_O = 7.5\text{V}$, $R_L = \infty$	-	10	15	-	10	15	mA
	I_+	$V_O = 0\text{V}$, $R_L = \infty$	-	2	3	-	2	3	mA

Electrical Specifications

Typical Values Intended Only for Design Guidance, $V_{SUPPLY} = \pm 7.5\text{V}$, $T_A = 25^\circ\text{C}$
Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	CA3130, CA3130A	UNITS
Input Offset Voltage Adjustment Range		10k Ω Across Terminals 4 and 5 or 4 and 1	± 22	mV
Input Resistance	R_I		1.5	$\text{T}\Omega$

CA3130, CA3130A

Electrical Specifications

Typical Values Intended Only for Design Guidance, $V_{SUPPLY} = \pm 7.5V$, $T_A = 25^{\circ}C$
Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	CA3130, CA3130A	UNITS
Input Capacitance	C_I	$f = 1MHz$	4.3	pF
Equivalent Input Noise Voltage	e_N	$BW = 0.2MHz$, $R_S = 1M\Omega$ (Note 3)	23	μV
Open Loop Unity Gain Crossover Frequency (For Unity Gain Stability $\geq 47pF$ Required.)	f_T	$C_C = 0$	15	MHz
		$C_C = 47pF$	4	MHz
Slew Rate: Open Loop	SR	$C_C = 0$	30	V/ μs
Closed Loop		$C_C = 56pF$	10	V/ μs
Transient Response: Rise Time	t_r	$C_C = 56pF$, $C_L = 25pF$, $R_L = 2k\Omega$ (Voltage Follower)	0.09	μs
Overshoot			10	%
Settling Time (To $< 0.1\%$, $V_{IN} = 4V_{P-P}$)	t_s		1.2	μs

NOTE:

3. Although a $1M\Omega$ source is used for this test, the equivalent input noise remains constant for values of R_S up to $10M\Omega$.


Electrical Specifications

Typical Values Intended Only for Design Guidance, $V_+ = 5V$, $V_- = 0V$, $T_A = 25^{\circ}C$
Unless Otherwise Specified (Note 4)

PARAMETER	SYMBOL	TEST CONDITIONS	CA3130	CA3130A	UNITS
Input Offset Voltage	V_{IO}		8	2	mV
Input Offset Current	I_{IO}		0.1	0.1	pA
Input Current	I_I		2	2	pA
Common-Mode Rejection Ratio	CMRR		80	90	dB
Large-Signal Voltage Gain	A_{OL}	$V_O = 4V_{P-P}$, $R_L = 5k\Omega$	100	100	kV/V
			100	100	dB
Common-Mode Input Voltage Range	V_{ICR}		0 to 2.8	0 to 2.8	V
Supply Current	I_+	$V_O = 5V$, $R_L = \infty$	300	300	μA
		$V_O = 2.5V$, $R_L = \infty$	500	500	μA
Power Supply Rejection Ratio	$\Delta V_{IO}/\Delta V_+$		200	200	$\mu V/V$

NOTE:

4. Operation at 5V is not recommended for temperatures below $25^{\circ}C$.

Schematic Diagram

NOTE:

5. Diodes D₅ through D₈ provide gate-oxide protection for MOSFET input stage.

Application Information**Circuit Description**


Figure 1 is a block diagram of the CA3130 Series CMOS Operational Amplifiers. The input terminals may be operated down to 0.5V below the negative supply rail, and the output can be swung very close to either supply rail in many applications. Consequently, the CA3130 Series circuits are ideal for single-supply operation. Three Class A amplifier stages, having the individual gain capability and current consumption shown in Figure 1, provide the total gain of the CA3130. A biasing circuit provides two potentials for common use in the first and second stages. Terminal 8 can be used both for phase compensation and to strobe the output stage into quiescence. When Terminal 8 is tied to the negative supply rail (Terminal 4) by mechanical or electrical means, the output potential at Terminal 6 essentially rises to the positive supply-rail potential at Terminal 7. This condition of essentially zero current drain in the output stage under the strobed "OFF" condition can only be achieved when the

ohmic load resistance presented to the amplifier is very high (e.g., when the amplifier output is used to drive CMOS digital circuits in Comparator applications).

Input Stage

The circuit of the CA3130 is shown in the schematic diagram. It consists of a differential-input stage using PMOS field-effect transistors (Q₆, Q₇) working into a mirror-pair of bipolar transistors (Q₉, Q₁₀) functioning as load resistors together with resistors R₃ through R₆. The mirror-pair transistors also function as a differential-to-single-ended converter to provide base drive to the second-stage bipolar transistor (Q₁₁). Offset nulling, when desired, can be effected by connecting a 100,000Ω potentiometer across Terminals 1 and 5 and the potentiometer slider arm to Terminal 4. Cascade-connected PMOS transistors Q₂, Q₄ are the constant-current source for the input stage. The biasing circuit for the constant-current source is subsequently described. The small diodes D₅

through D₈ provide gate-oxide protection against high-voltage transients, including static electricity during handling for Q₆ and Q₇.



NOTES:

6. Total supply voltage (for indicated voltage gains) = 15V with input terminals biased so that Terminal 6 potential is +7.5V above Terminal 4.
7. Total supply voltage (for indicated voltage gains) = 15V with output terminal driven to either supply rail.

FIGURE 1. BLOCK DIAGRAM OF THE CA3130 SERIES

Second-Stage

Most of the voltage gain in the CA3130 is provided by the second amplifier stage, consisting of bipolar transistor Q₁₁ and its cascade-connected load resistance provided by PMOS transistors Q₃ and Q₅. The source of bias potentials for these PMOS transistors is subsequently described. Miller Effect compensation (roll-off) is accomplished by simply connecting a small capacitor between Terminals 1 and 8. A 47pF capacitor provides sufficient compensation for stable unity-gain operation in most applications.

Bias-Source Circuit

At total supply voltages, somewhat above 8.3V, resistor R₂ and zener diode Z₁ serve to establish a voltage of 8.3V across the series-connected circuit, consisting of resistor R₁, diodes D₁ through D₄, and PMOS transistor Q₁. A tap at the junction of resistor R₁ and diode D₄ provides a gate-bias potential of about 4.5V for PMOS transistors Q₄ and Q₅ with respect to Terminal 7. A potential of about 2.2V is developed across diode-connected PMOS transistor Q₁ with respect to Terminal 7 to provide gate bias for PMOS transistors Q₂ and Q₃. It should be noted that Q₁ is "mirror-connected (see Note 8)" to both Q₂ and Q₃. Since transistors Q₁, Q₂, Q₃ are designed to be identical, the approximately 200µA current in Q₁ establishes a similar current in Q₂ and Q₃ as constant current sources for both the first and second amplifier stages, respectively.

At total supply voltages somewhat less than 8.3V, zener diode Z₁ becomes nonconductive and the potential, developed across series-connected R₁, D₁-D₄, and Q₁, varies directly with variations in supply voltage.

Consequently, the gate bias for Q₄, Q₅ and Q₂, Q₃ varies in accordance with supply-voltage variations. This variation results in deterioration of the power-supply-rejection ratio (PSRR) at total supply voltages below 8.3V. Operation at total supply voltages below about 4.5V results in seriously degraded performance.

Output Stage

The output stage consists of a drain-loaded inverting amplifier using CMOS transistors operating in the Class A mode. When operating into very high resistance loads, the output can be swung within millivolts of either supply rail. Because the output stage is a drain-loaded amplifier, its gain is dependent upon the load impedance. The transfer characteristics of the output stage for a load returned to the negative supply rail are shown in Figure 2. Typical op amp loads are readily driven by the output stage. Because large-signal excursions are non-linear, requiring feedback for good waveform reproduction, transient delays may be encountered. As a voltage follower, the amplifier can achieve 0.01% accuracy levels, including the negative supply rail.

NOTE:

8. For general information on the characteristics of CMOS transistor-pairs in linear-circuit applications, see File Number 619, data sheet on CA3600E "CMOS Transistor Array".




FIGURE 2. VOLTAGE TRANSFER CHARACTERISTICS OF CMOS OUTPUT STAGE

Input Current Variation with Common Mode Input Voltage

As shown in the Table of Electrical Specifications, the input current for the CA3130 Series Op Amps is typically 5pA at T_A = 25°C when Terminals 2 and 3 are at a common-mode potential of +7.5V with respect to negative supply Terminal 4. Figure 3 contains data showing the variation of input current as a function of common-mode input voltage at T_A = 25°C.

These data show that circuit designers can advantageously exploit these characteristics to design circuits which typically require an input current of less than 1pA, provided the common-mode input voltage does not exceed 2V. As previously noted, the input current is essentially the result of the leakage current through the gate-protection diodes in the input circuit and, therefore, a function of the applied voltage. Although the finite resistance of the glass terminal-to-case insulator of the metal can package also contributes an increment of leakage current, there are useful compensating factors. Because the gate-protection network functions as if it is connected to Terminal 4 potential, and the Metal Can case of the CA3130 is also internally tied to Terminal 4, input Terminal 3 is essentially "guarded" from spurious leakage currents.




FIGURE 3. INPUT CURRENT vs COMMON-MODE VOLTAGE

Offset Nulling

Offset-voltage nulling is usually accomplished with a 100,000 Ω potentiometer connected across Terminals 1 and 5 and with the potentiometer slider arm connected to Terminal 4. A fine offset-null adjustment usually can be effected with the slider arm positioned in the mid-point of the potentiometer's total range.

Input-Current Variation with Temperature

The input current of the CA3130 Series circuits is typically 5pA at 25°C. The major portion of this input current is due to leakage current through the gate-protective diodes in the input circuit. As with any semiconductor-junction device, including op amps with a junction-FET input stage, the leakage current approximately doubles for every 10°C increase in temperature. Figure 4 provides data on the typical variation of input bias current as a function of temperature in the CA3130.




FIGURE 4. INPUT CURRENT vs TEMPERATURE

In applications requiring the lowest practical input current and incremental increases in current because of "warm-up" effects, it is suggested that an appropriate heat sink be used with the CA3130. In addition, when "sinking" or "sourcing" significant output current the chip temperature increases, causing an increase in the input current. In such cases, heatsinking can also very markedly reduce and stabilize input current variations.

Input Offset Voltage (V_{IO}) Variation with DC Bias and Device Operating Life

It is well known that the characteristics of a MOSFET device can change slightly when a DC gate-source bias potential is applied to the device for extended time periods. The magnitude of the change is increased at high temperatures. Users of the CA3130 should be alert to the possible impacts of this effect if the application of the device involves extended operation at high temperatures with a significant differential DC bias voltage applied across Terminals 2 and 3. Figure 5 shows typical data pertinent to shifts in offset voltage encountered with CA3130 devices (metal can package) during life testing. At lower temperatures (metal can and plastic), for example at 85°C, this change in voltage is considerably less. In typical linear applications where the differential voltage is small and symmetrical, these incremental changes are of about the same magnitude as those encountered in an operational amplifier employing a bipolar transistor input stage. The 2V_{DC} differential voltage example represents conditions when the amplifier output stage is "toggled", e.g., as in comparator applications.




FIGURE 5. TYPICAL INCREMENTAL OFFSET-VOLTAGE SHIFT vs OPERATING LIFE




FIGURE 6A. DUAL POWER SUPPLY OPERATION




FIGURE 6B. SINGLE POWER SUPPLY OPERATION

FIGURE 6. CA3130 OUTPUT STAGE IN DUAL AND SINGLE POWER SUPPLY OPERATION

Power-Supply Considerations

Because the CA3130 is very useful in single-supply applications, it is pertinent to review some considerations relating to power-supply current consumption under both single-and dual-supply service. Figures 6A and 6B show the CA3130 connected for both dual-and single-supply operation.

Dual-supply Operation: When the output voltage at Terminal 6 is 0V, the currents supplied by the two power supplies are equal. When the gate terminals of Q₈ and Q₁₂ are driven increasingly positive with respect to ground, current flow

through Q₁₂ (from the negative supply) to the load is increased and current flow through Q₈ (from the positive supply) decreases correspondingly. When the gate terminals of Q₈ and Q₁₂ are driven increasingly negative with respect to ground, current flow through Q₈ is increased and current flow through Q₁₂ is decreased accordingly.

Single-supply Operation: Initially, let it be assumed that the value of R_L is very high (or disconnected), and that the input-terminal bias (Terminals 2 and 3) is such that the output terminal (No. 6) voltage is at V+/2, i.e., the voltage drops across Q₈ and Q₁₂ are of equal magnitude. Figure 20 shows typical quiescent supply-current vs supply-voltage for the CA3130 operated under these conditions. Since the output stage is operating as a Class A amplifier, the supply-current will remain constant under dynamic operating conditions as long as the transistors are operated in the linear portion of their voltage-transfer characteristics (see Figure 2). If either Q₈ or Q₁₂ are swung out of their linear regions toward cut-off (a non-linear region), there will be a corresponding reduction in supply-current. In the extreme case, e.g., with Terminal 8 swung down to ground potential (or tied to ground), NMOS transistor Q₁₂ is completely cut off and the supply-current to series-connected transistors Q₈, Q₁₂ goes essentially to zero. The two preceding stages in the CA3130, however, continue to draw modest supply-current (see the lower curve in Figure 20) even though the output stage is strobed off. Figure 6A shows a dual-supply arrangement for the output stage that can also be strobed off, assuming R_L = ∞ by pulling the potential of Terminal 8 down to that of Terminal 4.

Let it now be assumed that a load-resistance of nominal value (e.g., 2k Ω) is connected between Terminal 6 and ground in the circuit of Figure 6B. Let it be assumed again that the input-terminal bias (Terminals 2 and 3) is such that the output terminal (No. 6) voltage is at V+/2. Since PMOS transistor Q₈ must now supply quiescent current to both R_L and transistor Q₁₂, it should be apparent that under these conditions the supply-current must increase as an inverse function of the R_L magnitude. Figure 22 shows the voltage-drop across PMOS transistor Q₈ as a function of load current at several supply voltages. Figure 2 shows the voltage-transfer characteristics of the output stage for several values of load resistance.

Wideband Noise

From the standpoint of low-noise performance considerations, the use of the CA3130 is most advantageous in applications where the source resistance of the input signal is on the order of 1M Ω or more. In this case, the total input-referred noise voltage is typically only 23 μ V when the test-circuit amplifier of Figure 7 is operated at a total supply voltage of 15V. This value of total input-referred noise remains essentially constant, even though the value of source resistance is raised by an order of magnitude. This characteristic is due to the fact that reactance of the input capacitance becomes a significant

factor in shunting the source resistance. It should be noted, however, that for values of source resistance very much greater than $1M\Omega$, the total noise voltage generated can be dominated by the thermal noise contributions of both the feedback and source resistors.




FIGURE 7. TEST-CIRCUIT AMPLIFIER (30-dB GAIN) USED FOR WIDEBAND NOISE MEASUREMENTS

Typical Applications

Voltage Followers

Operational amplifiers with very high input resistances, like the CA3130, are particularly suited to service as voltage followers. Figure 8 shows the circuit of a classical voltage follower, together with pertinent waveforms using the CA3130 in a split-supply configuration.

A voltage follower, operated from a single supply, is shown in Figure 9, together with related waveforms. This follower circuit is linear over a wide dynamic range, as illustrated by the reproduction of the output waveform in Figure 9A with input-signal ramping. The waveforms in Figure 9B show that the follower does not lose its input-to-output phase-sense, even though the input is being swung 7.5V below ground potential. This unique characteristic is an important attribute in both operational amplifier and comparator applications. Figure 9B also shows the manner in which the CMOS output stage permits the output signal to swing down to the negative supply-rail potential (i.e., ground in the case shown). The digital-to-analog converter (DAC) circuit, described later, illustrates the practical use of the CA3130 in a single-supply voltage-follower application.

9-Bit CMOS DAC

A typical circuit of a 9-bit Digital-to-Analog Converter (DAC) is shown in Figure 10. This system combines the concepts of multiple-switch CMOS ICs, a low-cost ladder network of discrete metal-oxide-film resistors, a CA3130 op amp connected as a follower, and an inexpensive monolithic regulator in a simple single power-supply arrangement. An additional feature of the DAC is that it is readily interfaced

with CMOS input logic, e.g., 10V logic levels are used in the circuit of Figure 10.

The circuit uses an R/2R voltage-ladder network, with the output potential obtained directly by terminating the ladder arms at either the positive or the negative power-supply terminal. Each CD4007A contains three "inverters", each "inverter" functioning as a single-pole double-throw switch to terminate an arm of the R/2R network at either the positive or negative power-supply terminal. The resistor ladder is an assembly of 1% tolerance metal-oxide film resistors. The five arms requiring the highest accuracy are assembled with series and parallel combinations of 806,000Ω resistors from the same manufacturing lot.



A single 15V supply provides a positive bus for the CA3130 follower amplifier and feeds the CA3085 voltage regulator. A "scale-adjust" function is provided by the regulator output control, set to a nominal 10V level in this system. The line-voltage regulation (approximately 0.2%) permits a 9-bit accuracy to be maintained with variations of several volts in the supply. The flexibility afforded by the CMOS building blocks simplifies the design of DAC systems tailored to particular needs.

Single-Supply, Absolute-Value, Ideal Full-Wave Rectifier

The absolute-value circuit using the CA3130 is shown in Figure 11. During positive excursions, the input signal is fed through the feedback network directly to the output. Simultaneously, the positive excursion of the input signal also drives the output terminal (No. 6) of the inverting amplifier in a negative-going excursion such that the 1N914 diode effectively disconnects the amplifier from the signal path. During a negative-going excursion of the input signal, the CA3130 functions as a normal inverting amplifier with a gain equal to $-R_2/R_1$. When the equality of the two equations shown in Figure 11 is satisfied, the full-wave output is symmetrical.

Peak Detectors

Peak-detector circuits are easily implemented with the CA3130, as illustrated in Figure 12 for both the peak-positive and the peak-negative circuit. It should be noted that with large-signal inputs, the bandwidth of the peak-negative circuit is much less than that of the peak-positive circuit. The second stage of the CA3130 limits the bandwidth in this case. Negative-going output-signal excursion requires a positive-going signal excursion at the collector of transistor Q₁₁, which is loaded by the intrinsic capacitance of the associated circuitry in this mode. On the other hand, during a negative-going signal excursion at the collector of Q₁₁, the transistor functions in an active "pull-down" mode so that the intrinsic capacitance can be discharged more expeditiously.



Top Trace: Output
Center Trace: Input

FIGURE 8A. SMALL-SIGNAL RESPONSE (50mV/DIV., 200ns/DIV.)







FIGURE 9A. OUTPUT WAVEFORM WITH INPUT SIGNAL RAMPING (2V/DIV., 500μs/DIV.)



Top Trace: Output Signal; 2V/Div., 5μs/Div.
Center Trace: Difference Signal; 5mV/Div., 5μs/Div.
Bottom Trace: Input Signal; 2V/Div., 5μs/Div.

FIGURE 8B. INPUT-OUTPUT DIFFERENCE SIGNAL SHOWING SETTLING TIME (MEASUREMENT MADE WITH TEKTRONIX 7A13 DIFFERENTIAL AMPLIFIER)

FIGURE 8. SPLIT SUPPLY VOLTAGE FOLLOWER WITH ASSOCIATED WAVEFORMS



Top Trace:Output; 5V/Div., 200μs/Div.
Bottom Trace:Input Signal; 5V/Div., 200μs/Div.

FIGURE 9B. OUTPUT WAVEFORM WITH GROUND REFERENCE SINE-WAVE INPUT

FIGURE 9. SINGLE SUPPLY VOLTAGE FOLLOWER WITH ASSOCIATED WAVEFORMS. (e.g., FOR USE IN SINGLE-SUPPLY D/A CONVERTER; SEE FIGURE 9 IN AN6080)





FIGURE 10. 9-BIT DAC USING CMOS DIGITAL SWITCHES AND CA3130




$$\text{Gain} = \frac{R_2}{R_1} = X = \frac{R_3}{R_1 + R_2 + R_3}$$

$$R_3 = R_1 \left(\frac{X + X^2}{1 - X} \right) \quad \text{For } X = 0.5: \frac{2\text{k}\Omega}{4\text{k}\Omega} = \frac{R_2}{R_1}$$

$$R_3 = 4\text{k}\Omega \left(\frac{0.75}{0.5} \right) = 6\text{k}\Omega$$

20V_{P-P} Input: BW(-3dB) = 230kHz, DC Output (Avg) = 3.2V

1V_{P-P} Input: BW(-3dB) = 130kHz, DC Output (Avg) = 160mV



Top Trace: Output Signal; 2V/Div.
Bottom Trace: Input Signal; 10V/Div.
Time base on both traces: 0.2ms/Div.

FIGURE 11. SINGLE SUPPLY, ABSOLUTE VALUE, IDEAL FULL-WAVE RECTIFIER WITH ASSOCIATED WAVEFORMS






FIGURE 12A. PEAK POSITIVE DETECTOR CIRCUIT

FIGURE 12B. PEAK NEGATIVE DETECTOR CIRCUIT

FIGURE 12. PEAK-DETECTOR CIRCUITS



REGULATION (NO LOAD TO FULL LOAD): <0.01%
INPUT REGULATION: 0.02%/V
HUM AND NOISE OUTPUT: <25μV UP TO 100kHz

FIGURE 13. VOLTAGE REGULATOR CIRCUIT (0V TO 13V AT 40mA)




FIGURE 14. VOLTAGE REGULATOR CIRCUIT (0.1V TO 50V AT 1A)

Error-Amplifier in Regulated-Power Supplies

The CA3130 is an ideal choice for error-amplifier service in regulated power supplies since it can function as an error-amplifier when the regulated output voltage is required to approach zero. Figure 13 shows the schematic diagram of a 40mA power supply capable of providing regulated output voltage by continuous adjustment over the range from 0V to 13V. Q₃ and Q₄ in IC₂ (a CA3086 transistor-array IC) function as zeners to provide supply-voltage for the CA3130 comparator (IC₁). Q₁, Q₂, and Q₅ in IC₂ are configured as a low impedance, temperature-compensated source of adjustable reference voltage for the error amplifier. Transistors Q₁, Q₂, Q₃, and Q₄ in IC₃ (another CA3086 transistor-array IC) are connected in parallel as the series-pass element. Transistor Q₅ in IC₃ functions as a current-limiting device by diverting base drive from the series-pass transistors, in accordance with the adjustment of resistor R₂.

Figure 14 contains the schematic diagram of a regulated power-supply capable of providing regulated output voltage by continuous adjustment over the range from 0.1V to 50V and currents up to 1A. The error amplifier (IC₁) and circuitry associated with IC₂ function as previously described, although the output of IC₁ is boosted by a discrete transistor (Q₄) to provide adequate base drive for the Darlington-

connected series-pass transistors Q₁, Q₂. Transistor Q₃ functions in the previously described current-limiting circuit.

Multivibrators

The exceptionally high input resistance presented by the CA3130 is an attractive feature for multivibrator circuit design because it permits the use of timing circuits with high R/C ratios. The circuit diagram of a pulse generator (astable multivibrator), with provisions for independent control of the "on" and "off" periods, is shown in Figure 15. Resistors R₁ and R₂ are used to bias the CA3130 to the mid-point of the supply-voltage and R₃ is the feedback resistor. The pulse repetition rate is selected by positioning S₁ to the desired position and the rate remains essentially constant when the resistors which determine "on-period" and "off-period" are adjusted.

Function Generator

Figure 16 contains a schematic diagram of a function generator using the CA3130 in the integrator and threshold detector functions. This circuit generates a triangular or square-wave output that can be swept over a 1,000,000:1 range (0.1Hz to 100kHz) by means of a single control, R₁. A voltage-control input is also available for remote sweep-control.

The heart of the frequency-determining system is an operational-transconductance-amplifier (OTA) (see Note 10), IC₁, operated as a voltage-controlled current-source. The output, I_O, is a current applied directly to the integrating capacitor, C₁, in the feedback loop of the integrator IC₂, using a CA3130, to provide the triangular-wave output. Potentiometer R₂ is used to adjust the circuit for slope symmetry of positive-going and negative-going signal excursions.

Another CA3130, IC₃, is used as a controlled switch to set the excursion limits of the triangular output from the integrator circuit. Capacitor C₂ is a "peaking adjustment" to optimize the high-frequency square-wave performance of the circuit.

Potentiometer R₃ is adjustable to perfect the "amplitude symmetry" of the square-wave output signals. Output from the threshold detector is fed back via resistor R₄ to the input of IC₁ so as to toggle the current source from plus to minus in generating the linear triangular wave.

Operation with Output-Stage Power-Booster

The current-sourcing and-sinking capability of the CA3130 output stage is easily supplemented to provide power-boost capability. In the circuit of Figure 17, three CMOS transistor-pairs in a single CA3600E (see Note 12) IC array are shown parallel connected with the output stage in the CA3130. In the Class A mode of CA3600E shown, a typical device consumes 20mA of supply current at 15V operation. This arrangement boosts the current-handling capability of the CA3130 output stage by about 2.5X.

The amplifier circuit in Figure 17 employs feedback to establish a closed-loop gain of 48dB. The typical large-signal bandwidth (-3dB) is 50kHz.

NOTE:

9. See file number 619 for technical information.






FIGURE 15. PULSE GENERATOR (ASTABLE MULTIVIBRATOR) WITH PROVISIONS FOR INDEPENDENT CONTROL OF "ON" AND "OFF" PERIODS



NOTE:

10. See file number 475 and AN6668 for technical information.

FIGURE 16. FUNCTION GENERATOR (FREQUENCY CAN BE VARIED 1,000,000/1 WITH A SINGLE CONTROL)



NOTES:

11. Transistors Q_{P1} , Q_{P2} , Q_{P3} and Q_{N1} , Q_{N2} , Q_{N3} are parallel connected with Q_8 and Q_{12} , respectively, of the CA3130.
 12. See file number 619.

FIGURE 17. CMOS TRANSISTOR ARRAY (CA3600E) CONNECTED AS POWER BOOSTER IN THE OUTPUT STAGE OF THE CA3130

Typical Performance Curves




FIGURE 18. OPEN LOOP GAIN vs TEMPERATURE




FIGURE 20. QUIESCENT SUPPLY CURRENT vs SUPPLY VOLTAGE




FIGURE 22. VOLTAGE ACROSS PMOS OUTPUT TRANSISTOR (Q₈) vs LOAD CURRENT




FIGURE 19. OPEN-LOOP RESPONSE




FIGURE 21. QUIESCENT SUPPLY CURRENT vs SUPPLY VOLTAGE




FIGURE 23. VOLTAGE ACROSS NMOS OUTPUT TRANSISTOR (Q₁₂) vs LOAD CURRENT

APENDICE B

ADC0808/ADC0809 8-Bit μ P Compatible A/D Converters with 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8-single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE® outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V_{DC} or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package
- ADC0808 equivalent to MM74C949
- ADC0809 equivalent to MM74C949-1

Key Specifications

■ Resolution	8 Bits
■ Total Unadjusted Error	$\pm 1/2$ LSB and ± 1 LSB
■ Single Supply	5 V _{DC}
■ Low Power	15 mW
■ Conversion Time	100 μ s

Block Diagram



See Ordering Information

TL/H/5672-1

TRI-STATE® is a registered trademark of National Semiconductor Corp.

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage at Any Pin	-0.3V to (V_{CC} + 0.3V)
Except Control Inputs	
Voltage at Control Inputs	-0.3V to +15V (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Molded Chip Carrier Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note 11)	400V

Operating Conditions (Notes 1 & 2)

Temperature Range (Note 1)	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0808CJ	-55°C $\leq T_A \leq +125^\circ\text{C}$
ADC0808CCJ, ADC0808CCN,	
ADC0809CCN	-40°C $\leq T_A \leq +85^\circ\text{C}$
ADC0808CCV, ADC0809CCV	-40°C $\leq T_A \leq +85^\circ\text{C}$
Range of V_{CC} (Note 1)	4.5 V _{DC} to 6.0 V _{DC}

Electrical Characteristics

Converter Specifications: $V_{CC} = 5$ V_{DC} = V_{REF+} , $V_{REF(-)} = \text{GND}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0808					
	Total Unadjusted Error (Note 5)	25°C T_{MIN} to T_{MAX}			$\pm \frac{1}{2}$ $\pm \frac{3}{4}$	LSB LSB
	ADC0809					
	Total Unadjusted Error (Note 5)	0°C to 70°C T_{MIN} to T_{MAX}			± 1 $\pm 1\frac{1}{4}$	LSB LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		kΩ
	Analog Input Voltage Range	(Note 4) $V(+)$ or $V(-)$	GND - 0.10		$V_{CC} + 0.10$	V _{DC}
$V_{REF(+)}$	Voltage, Top of Ladder	Measured at Ref(+)		V_{CC}	$V_{CC} + 0.1$	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder		$V_{CC}/2 - 0.1$	$V_{CC}/2$	$V_{CC}/2 + 0.1$	V
$V_{REF(-)}$	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
I_{IN}	Comparator Input Current	$f_c = 640$ kHz, (Note 6)	-2	± 0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CJ 4.5V $\leq V_{CC} \leq$ 5.5V, -55°C $\leq T_A \leq +125^\circ\text{C}$ unless otherwise noted
ADC0808CCJ, ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75V $\leq V_{CC} \leq$ 5.25V, -40°C $\leq T_A \leq +85^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER						
$I_{OFF(+)}$	OFF Channel Leakage Current	$V_{CC} = 5V$, $V_{IN} = 5V$, $T_A = 25^\circ\text{C}$ T_{MIN} to T_{MAX}		10	200 1.0	nA μA
$I_{OFF(-)}$	OFF Channel Leakage Current	$V_{CC} = 5V$, $V_{IN} = 0$, $T_A = 25^\circ\text{C}$ T_{MIN} to T_{MAX}	-200 -1.0	-10		nA μA

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CJ $4.5V \leq V_{CC} \leq 5.5V$, $-55^{\circ}C \leq T_A \leq +125^{\circ}C$ unless otherwise noted
 ADC0808CCJ, ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, $4.75V \leq V_{CC} \leq 5.25V$, $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CONTROL INPUTS						
$V_{IN(1)}$	Logical "1" Input Voltage		$V_{CC} - 1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage				1.5	V
$I_{IN(1)}$	Logical "1" Input Current (The Control Inputs)	$V_{IN} = 15V$			1.0	μA
$I_{IN(0)}$	Logical "0" Input Current (The Control Inputs)	$V_{IN} = 0$	-1.0			μA
I_{CC}	Supply Current	$f_{CLK} = 640\text{ kHz}$		0.3	3.0	mA
DATA OUTPUTS AND EOC (INTERRUPT)						
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360\text{ }\mu A$	$V_{CC} - 0.4$			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6\text{ mA}$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2\text{ mA}$			0.45	V
I_{OUT}	TRI-STATE Output Current	$V_O = 5V$ $V_O = 0$	-3		3	μA

Electrical Characteristics

Timing Specifications $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20\text{ ns}$ and $T_A = 25^{\circ}C$ unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{WS}	Minimum Start Pulse Width	(Figure 5)		100	200	ns
t_{WALE}	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
t_s	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
t_H	Minimum Address Hold Time	(Figure 5)		25	50	ns
t_D	Analog MUX Delay Time From ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	μS
t_{H1}, t_{H0}	OE Control to Q Logic State	$C_L = 50\text{ pF}, R_L = 10k$ (Figure 8)		125	250	ns
t_{1H}, t_{0H}	OE Control to Hi-Z	$C_L = 10\text{ pF}, R_L = 10k$ (Figure 8)		125	250	ns
t_c	Conversion Time	$f_C = 640\text{ kHz}$, (Figure 5) (Note 7)	90	100	116	μS
f_c	Clock Frequency		10	640	1280	kHz
t_{EOC}	EOC Delay Time	(Figure 5)	0		$8 + 2\text{ }\mu S$	Clock Periods
C_{IN}	Input Capacitance	At Control Inputs		10	15	pF
C_{OUT}	TRI-STATE Output Capacitance	At TRI-STATE Outputs, (Note 12)		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from V_{CC} to GND and has a typical breakdown voltage of 7 V_{DC}.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CCN} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0V_{DC} to 5V_{DC} input voltage range will therefore require a minimum supply voltage of 4.900 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Functional Description

Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

CONVERTER CHARACTERISTICS

The Converter


The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed

to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (*Figure 1*) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in *Figure 1* are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $+ \frac{1}{2}$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. *Figure 2* shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.



TL/H/5672-2

FIGURE 1. Resistor Ladder and Switch Tree

Functional Description (Continued)

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the

comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve





FIGURE 4. Typical Error Curve

TL/H/5672-3

Connection Diagrams



Timing Diagram




FIGURE 5

Typical Performance Characteristics




FIGURE 6. Comparator I_{IN} vs V_{IN}
($V_{CC} = V_{REF} = 5V$)




FIGURE 7. Multiplexer R_{ON} vs V_{IN}
($V_{CC} = V_{REF} = 5V$)

TL/H/5672-5

TRI-STATE Test Circuits and Timing Diagrams




FIGURE 8

TL/H/5672-6

Applications Information

OPERATION

1.0 RATIO METRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

$$\frac{V_{IN}}{V_{fs} - V_Z} = \frac{D_X}{D_{MAX} - D_{MIN}} \quad (1)$$

V_{IN} = Input voltage into the ADC0808

V_{fs} = Full-scale voltage

V_Z = Zero voltage

D_X = Data point being measured

D_{MAX} = Maximum data limit

D_{MIN} = Minimum data limit

A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9).


Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full-scale voltage to the standard volt. For example, if $V_{CC} = V_{REF} = 5.12V$, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.





TL/H/5672-7

FIGURE 9. Ratiometric Conversion System

Applications Information (Continued)

The ADC0808 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In *Figure 11* a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in *Figure 12*. The LM301 is overcompensated to insure stability when loaded by the 10 μ F output capacitor.

The top and bottom ladder voltages cannot exceed V_{CC} and ground, respectively, but they can be symmetrically less than V_{CC} and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In *Figure 13*, a 2.5V reference is symmetrically centered about $V_{CC}/2$ since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.



Applications Information (Continued)





FIGURE 12. Typical Reference and Supply Circuit



TL/H/5672-9

FIGURE 13. Symmetrically Centered Reference

3.0 CONVERTER EQUATIONS

The transition between adjacent codes N and $N + 1$ is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

where: V_{IN} = Voltage at comparator input

$V_{REF(+)}$ = Voltage at Ref(+)

$V_{REF(-)}$ = Voltage at Ref(-)

V_{TUE} = Total unadjusted error voltage (typically

$V_{REF(+)} \div 512$)

4.0 ANALOG COMPARATOR INPUTS


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

Typical Application




*Address latches needed for 8085 and SC/MP interfacing the ADC0808 to a microprocessor

MICROPROCESSOR INTERFACE TABLE


PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	RD	WR	INTR (Thru RST Circuit)
Z-80	RD	WR	INT (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	VMA•φ2•R/W	VMA•φ•R/W	IRQA or IRQB (Thru PIA)

Ordering Information


TEMPERATURE RANGE		-40°C to +85°C			-55°C to +125°C
Error	± 1/2 LSB Unadjusted	ADC0808CCN	ADC0808CCV	ADC0808CCJ	ADC0808CJ
	± 1 LSB Unadjusted	ADC0809CCN	ADC0809CCV		
	Package Outline	N28A Molded DIP	V28A Molded Chip Carrier	J28A Ceramic DIP	J28A Ceramic DIP




Physical Dimensions inches (millimeters)



Ceramic Dual-In-Line Package (J)
Order Number ADC0808CCJ or ADC0808CJ
NS Package Number J28A



**Molded Dual-In-Line Package (N)
Order Number ADC0808CCN or ADC0809CCN
NS Package Number N28B**

Physical Dimensions inches (millimeters) (Continued)

Molded Chip Carrier (V)
Order Number ADC0808CCV or ADC0809CCV
NS Package Number V28A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
1111 West Bardin Road
Arlington, TX 76017
Tel: 1(800) 272-9859
Fax: 1(800) 737-7018

National Semiconductor Europe
Fax: (+49) 0-180-530 85 86
Email: cnwge@evm2.nsc.com
Deutsch Tel: (+49) 0-180-530 85 85
English Tel: (+49) 0-180-532 78 32
Français Tel: (+49) 0-180-532 93 58
Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.
13th Floor, Straight Block,
Ocean Centre, 5 Canton Rd.
Tsimshatsui, Kowloon
Hong Kong
Tel: (852) 2737-1600
Fax: (852) 2736-9960

National Semiconductor Japan Ltd.
Tel: 81-043-299-2309
Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.



APENDICE C


OCTAL BUFFER/LINE DRIVER WITH 3-STATE OUTPUTS

The SN54/74LS240, 241 and 244 are Octal Buffers and Line Drivers designed to be employed as memory address drivers, clock drivers and bus-oriented transmitters/receivers which provide improved PC board density.


- Hysteresis at Inputs to Improve Noise Margins
- 3-State Outputs Drive Bus Lines or Buffer Memory Address Registers
- Input Clamp Diodes Limit High-Speed Termination Effects

LOGIC AND CONNECTION DIAGRAMS DIP (TOP VIEW)


SN54/74LS240



SN54/74LS241



SN54/74LS244




**SN54/74LS240
SN54/74LS241
SN54/74LS244**

**OCTAL BUFFER/LINE DRIVER
WITH 3-STATE OUTPUTS**


LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 732-03



N SUFFIX
PLASTIC
CASE 738-03



DW SUFFIX
SOIC
CASE 751D-03

ORDERING INFORMATION

SN54LSXXXJ Ceramic
SN74LSXXXN Plastic
SN74LSXXXDW SOIC

SN54/74LS240 • SN54/74LS241 • SN54/74LS244

TRUTH TABLES

SN54/74LS240

INPUTS		OUTPUT
1G, 2G	D	
L	L	H
L	H	L
H	X	(Z)

SN54/74LS244

INPUTS		OUTPUT
1G, 2G	D	
L	L	L
L	H	H
H	X	(Z)

SN54/74LS241

INPUTS		OUTPUT	INPUTS		OUTPUT
1G	D		2G	D	
L	L	L	H	L	L
L	H	H	H	H	H
H	X	(Z)	L	X	(Z)

H = HIGH Voltage Level

L = LOW Voltage Level

X = Immaterial

Z = HIGH Impedance

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V _{CC}	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
T _A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-3.0	mA
		54 74			-12 -15	mA
I _{OL}	Output Current — Low	54 74			12 24	mA

SN54/74LS240 • SN54/74LS241 • SN54/74LS244

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V_{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V_{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
$V_{T+}-V_{T-}$	Hysteresis	0.2	0.4		V	$V_{CC} = \text{MIN}$
V_{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	$V_{CC} = \text{MIN}$, $I_{IN} = -18 \text{ mA}$
V_{OH}	Output HIGH Voltage	54, 74	2.4	3.4	V	$V_{CC} = \text{MIN}$, $I_{OH} = -3.0 \text{ mA}$
		54, 74	2.0		V	$V_{CC} = \text{MIN}$, $I_{OH} = \text{MAX}$
V_{OL}	Output LOW Voltage	54, 74		0.25	V	$I_{OL} = 12 \text{ mA}$
		74		0.35	V	$I_{OL} = 24 \text{ mA}$
I_{OZH}	Output Off Current HIGH			20	μA	$V_{CC} = \text{MAX}$, $V_{OUT} = 2.7 \text{ V}$
I_{OZL}	Output Off Current LOW			-20	μA	$V_{CC} = \text{MAX}$, $V_{OUT} = 0.4 \text{ V}$
I_{IH}	Input HIGH Current			20	μA	$V_{CC} = \text{MAX}$, $V_{IN} = 2.7 \text{ V}$
				0.1	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 7.0 \text{ V}$
I_{IL}	Input LOW Current			-0.2	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 0.4 \text{ V}$
I_{OS}	Output Short Circuit Current (Note 1)	-40		-225	mA	$V_{CC} = \text{MAX}$
I_{CC}	Power Supply Current Total, Output HIGH			27	mA	$V_{CC} = \text{MAX}$
	Total, Output LOW	LS240		44		
		LS241/244		46		
	Total at HIGH Z	LS240		50		
		LS241/244		54		

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS ($T_A = 25^\circ\text{C}$, $V_{CC} = 5.0 \text{ V}$)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t_{PLH} t_{PHL}	Propagation Delay, Data to Output LS240		9.0 12	14 18	ns	$C_L = 45 \text{ pF}$, $R_L = 667 \Omega$
			12	18		
			12	18		
			15	23		
			20	30		
t_{PZH}	Output Enable Time to HIGH Level				ns	$C_L = 5.0 \text{ pF}$, $R_L = 667 \Omega$
t_{PZL}	Output Enable Time to LOW Level				ns	
t_{PLZ}	Output Disable Time from LOW Level		15	25	ns	
t_{PHZ}	Output Disable Time from HIGH Level		10	18	ns	

SN54/74LS240 • SN54/74LS241 • SN54/74LS244

AC WAVEFORMS




Figure 1




Figure 2





Figure 3

SWITCH POSITIONS

SYMBOL	SW1	SW2
tPZH	Open	Closed
tPZL	Closed	Open
tPLZ	Closed	Closed
tPHZ	Closed	Closed




Figure 4

Figure 5


APENDICE D

OCTAL BUS TRANSCEIVER

The SN54/74LS245 is an Octal Bus Transmitter/Receiver designed for 8-line asynchronous 2-way data communication between data buses. Direction Input (DR) controls transmission of Data from bus A to bus B or bus B to bus A depending upon its logic level. The Enable input (E) can be used to isolate the buses.

- Hysteresis Inputs to Improve Noise Immunity
- 2-Way Asynchronous Data Bus Communication
- Input Diodes Limit High-Speed Termination Effects
- ESD > 3500 Volts

LOGIC AND CONNECTION DIAGRAMS DIP (TOP VIEW)




SN54/74LS245


OCTAL BUS TRANSCEIVER LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 732-03



N SUFFIX
PLASTIC
CASE 738-03



DW SUFFIX
SOIC
CASE 751D-03

TRUTH TABLE

INPUTS		OUTPUT
E	DIR	
L	L	Bus B Data to Bus A
L	H	Bus A Data to Bus B
H	X	Isolation

H = HIGH Voltage Level

L = LOW Voltage Level

X = Immaterial

ORDERING INFORMATION

SN54LSXXXJ Ceramic
 SN74LSXXXN Plastic
 SN74LSXXXDW SOIC

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V _{CC}	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
T _A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-3.0	mA
		54 74			-12 -15	mA
I _{OL}	Output Current — Low	54 74			12 24	mA

FAST AND LS TTL DATA

SN54/74LS245

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V _{T+} –V _{T-}	Hysteresis	0.2	0.4		V	V _{CC} = MIN
V _{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.4	3.4	V	V _{CC} = MIN, I _{OH} = -3.0 mA
		54, 74	2.0		V	V _{CC} = MIN, I _{OH} = MAX
V _{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	I _{OL} = 12 mA
		74	0.35	0.5	V	I _{OL} = 24 mA
I _{OZH}	Output Off Current HIGH			20	μA	V _{CC} = MAX, V _{OUT} = 2.7 V
I _{OZL}	Output Off Current LOW			-200	μA	V _{CC} = MAX, V _{OUT} = 0.4 V
I _{IH}	Input HIGH Current	A or B, DR or E		20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
		DR or E		0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
		A or B		0.1	mA	V _{CC} = MAX, V _{IN} = 5.5 V
I _{IL}	Input LOW Current			-0.2	mA	V _{CC} = MAX, V _{IN} = 0.4 V
I _{OS}	Output Short Circuit Current (Note 1)	-40		-225	mA	V _{CC} = MAX
I _{CC}	Power Supply Current Total, Output HIGH Total, Output LOW Total at HIGH Z			70	mA	V _{CC} = MAX
				90		
				95		


Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (T_A = 25°C, V_{CC} = 5.0 V, T_{RISE}/T_{FALL} ≤ 6.0 ns)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _{PLH} t _{PHL}	Propagation Delay, Data to Output		8.0 8.0	12 12	ns	C _L = 45 pF, R _L = 667 Ω
t _{PZH}	Output Enable Time to HIGH Level		25	40		
t _{PZL}	Output Enable Time to LOW Level		27	40		
t _{PLZ}	Output Disable Time from LOW Level		15	25		C _L = 5.0 pF, R _L = 667 Ω
t _{PHZ}	Output Disable Time from HIGH Level		15	25		

APENDICE E

ESQUEMATICO DEL CIRCUITO QUE CONFORMA EL HARDWARE



APENDICE F

CÓDIGO DEL SOFTWARE

Option Explicit

Private Pause As Variant

Private Start As Variant

Private Sub Form_activate()

OptNormal.Value = False

OptReducido.Value = False

Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\clock03.ico.")

Lbl2.BackColor = &HFF00&

Lbl2.Caption = ""

Col = 7

Fila = 0

Color = 0

Lbl1.Caption = VarTabla

If frmMain.Optscan.Value = True Then

inipto

ChDir App.Path

ChDrive App.Path

Reg = 0 'no se ha scaneado aún

CmdScan.Visible = True

CmdCerrar.Visible = True

CmdAbrir.Visible = False

CmdSalir.Visible = False

Else

CmdScan.Visible = False

CmdCerrar.Visible = False

CmdAbrir.Visible = True

CmdSalir.Visible = True

End If

Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\face03.ico.")

End Sub

Private Sub inipto()

pto = lpt1

End Sub

Private Sub CmdCerrar_Click()

Dim i As Integer

If Reg <> 0 Then 'despues de scan

If FrmReescribir.OptSi.Value = True Then

```

Set recPATIENTSABRIR = dbBase.OpenRecordset("PATIENTSABRIR",
dbOpenTable)
recPATIENTSABRIR.MoveFirst
For i = 1 To 5
If recPATIENTSABRIR.EOF = True Then
    recPATIENTSABRIR.AddNew
    recPATIENTSABRIR("PACIENTES") = VarTabla
    recPATIENTSABRIR.Update
    recPATIENTSABRIR.Close
    Exit Sub
Else
    If recPATIENTSABRIR("PACIENTES") = VarTabla Then
        'no hace nada
        Exit Sub
    End If
End If
recPATIENTSABRIR.MoveNext
Next
Else
    'agregar nombre VarTabla en tabla PATIENTSABRIR
    Set recPATIENTSABRIR = dbBase.OpenRecordset("PATIENTSABRIR",
dbOpenTable)
    recPATIENTSABRIR.AddNew
    recPATIENTSABRIR("PACIENTES") = VarTabla
    recPATIENTSABRIR.Update
    recPATIENTSABRIR.Close
End If
End If
FrmShow.Hide
frmMain.Show
End Sub

Private Sub CmdScan_Click()
CmdScan.Visible = False
CmdCerrar.Visible = False
Cmdresize.Visible = False
Beep
Lbl2.BackColor = &HFF
Lbl2.Caption = "Espere!"
Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\clock03.ico.")
If frmMain.Optscan.Value = True Then
    BorrarTabla
End If
Data = 54

```

```
Control = 0
EscribirD
EscribirC
Leer
Do While aux <> 15
    Beep
    MsgBox " Es posible que la Impresora esté Off-Line." & (Chr(13) & Chr(10))
    & "Presione el botón On-Line de la Impresora para continuar! " & (Chr(13) &
    Chr(10)) & "(1)", 48
    Leer
Loop
Inicializar 'data=54, control=1
Col = 0
Reg = 1
Fila = 0
Do While aux <= 15
    Control = 0
    EscribirC
    Pause = 0.08 'TPresente 'Asegura Presente 54
    PauseTime
    Data = 46
    EscribirD
    Pause = 0.08 'TPresente 'Asegura Presente 54
    PauseTime
    Control = 1
    EscribirC
    Pause = 0.08 'TPresente 'Asegura Presente 54
    PauseTime
    CincoVeces 'data=46, control=1
    Do While Col < 79 'porque en 80 retorna
        Data = 46
        EscribirD
        Pause = 0.05 'TPresente 'Asegura Presente 54
        PauseTime
        Control = 3
        EscribirC
        Pause = 0.05 'TPresente 'Asegura Presente 54
        PauseTime
        Control = 1
        EscribirC
        Pause = 0.05 'TPresente 'Asegura Presente 54
        PauseTime
        T = 0
        Cnt = 0
```

```
MovTwice 'sale con control=0
Control = 1
EscribirC
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
Adq
Label1((Col - 7) + (74 * Fila)).BackColor = Color
'subrutina ALMACENAR en_
'Tabla vartabla y campo_
'cmoColor, la variable COLOR
Almacenar
Reg = Reg + 1
Loop
MovOnce 'sale con control=1
Col = 0
Inicializar 'sale con data=54
Pause = 2 'TPresente 'Asegura Presente 54
PauseTime
If Fila > 50 Then
    Exit Do
End If
Leer 'leyendo papel (12)con 54
Loop
Beep
Lbl2.BackColor = &HFF00&
Lbl2.Caption = "Listo!"
Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\face03.ico.")
CmdCerrar.Visible = True
Cmdresize.Visible = True
RecTabla.Close
End Sub
```

```
Private Sub CmdSalir_Click()
'rutina cerrar la tabla vartabla
RecTabla.Close
FrmShow.Hide
frmMain.Show
End Sub
```

```
Private Sub CmdAbrir_Click()
Dim Margen As Integer
CmdAbrir.Visible = False
CmdSalir.Visible = False
```

```
Cmdresize.Visible = False
Beep
Lbl2.BackColor = &HFF
Lbl2.Caption = "Espere!"
Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\clock03.ico.")
'la tabla vartabla ya está abierta
Reg = 0
Fila = 0
Margen = 1440
Module1.RecTabla.MoveFirst
Do While Module1.RecTabla.EOF = False
    Do While Reg < 73
        Label1(Reg + 74 * Fila).BackColor = RecTabla("cmpColor")
        Module1.RecTabla.MoveNext
        Reg = Reg + 2
        Margen = Margen + 200
    If Module1.RecTabla.EOF = True Then
        Reg = 0
        Fila = 0
        CmdAbrir.Visible = True
        CmdSalir.Visible = True
        Cmdresize.Visible = True
        Beep
        Lbl2.BackColor = &HFF00&
        Lbl2.Caption = "Listo!"
        Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\face03.ico.")
        Exit Sub
    End If
    Loop
    Fila = Fila + 1
    Reg = 0
    Margen = 1440
Loop
Reg = 0
Fila = 0
CmdAbrir.Visible = True
CmdSalir.Visible = True
Cmdresize.Visible = True
'Text1.Visible = True
Beep
Lbl2.BackColor = &HFF00&
Lbl2.Caption = "Listo!"
Set Picture1.Picture = LoadPicture("c:\dalton\tropiespol\face03.ico.")
End Sub
```

```
Sub Inicializar()
Data = 54
Control = 0
EscribirD
Pause = 0.1 'TPresente 'Asegura Presente 54
PauseTime
EscribirC
Pause = 0.1 'TPresente 'Asegura Presente 54
PauseTime 'TPresente 'Asegura Presente 0
Control = 1
EscribirC
Pause = 2.5 'TPresente 'Asegura Presente 54
PauseTime
End Sub

Sub EscribirD()
Dim i As Long
i = Out32(pto, Data)
End Sub

Sub EscribirC()
Dim i As Long
i = Out32(pto + 2, Control)
End Sub

Sub Leer()
aux = ((Inp32(pto + 1) And &HF8) / 8) Xor &H10
End Sub

Sub CincoVeces()
Do While Col < 5
Leer 'leyendo on line(11)con 46
Do While aux > 15 'Msg box
    Pause = 5
    PauseTime
    Leer
    If aux <= 15 Then
        Exit Do
    Else
        Beep
        MsgBox "Es posible que la Impresora esté Off-Line." & (Chr(13) & Chr(10)) &
        "Presione el botón On-Line de la Impresora para continuar!" & (Chr(13) &
        Chr(10)) & "(Cinco Veces)", 48
        Leer
    End If
Loop
End Sub
```

```
End If
Loop
Control = 0
EscribirC
Pause = 0.5 'TPresente 'Asegura Presente 54
PauseTime
Control = 1
EscribirC
Pause = 0.08 'TPresente 'Asegura Presente 54
PauseTime
Col = Col + 1
Loop
End Sub

Sub MovTwice()
Do While Cnt < 2
Data = 46
EscribirD
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
Control = 1
EscribirC
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
Leer 'leyendo on line(11)con 46
Do While aux > 15 'Msg box
Beep
MsgBox "Es posible que la Impresora esté Off-Line." & (Chr(13) & Chr(10)) &
"Presione el botón On-Line de la Impresora para continuar!" & (Chr(13) & Chr(10))
& "(MovTwice)", 48
Leer
Loop
Control = 0
EscribirC
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
Pause = 0.05 '0.3 TPresente 'Asegura Presente 54
PauseTime
If Cnt = 1 Then
Pause = 0.05 '0.3 TPresente 'Asegura Presente 54
PauseTime
End If
Col = Col + 1
Cnt = Cnt + 1
```

```
Loop
End Sub

Sub MovOnce()
Control = 1
EscribirC
Pause = 0.08 'TPresente 'Asegura Presente 54
PauseTime
Leer 'leyendo on line (11) con 46
Do While aux > 15 'Msg box
Beep
MsgBox "Es posible que la Impresora esté Off-Line." & (Chr(13) & Chr(10)) &
"Presione el botón On-Line para continuar!." & (Chr(13) & Chr(10)) &
"(MovOnce-1)", 48
Leer
Loop
Control = 0
EscribirC
Pause = 0.1 '0.5 TPresente 'Asegura Presente 54
PauseTime
Control = 1
EscribirC
Pause = 0.08 'TPresente 'Asegura Presente 54
PauseTime
Leer 'Leyendo on line (11) con 46
Do While aux > 15 'Msg box
Beep
MsgBox "Es posible que la Impresora esté Off-Line." & (Chr(13) & Chr(10)) &
"Presione el botón On-Line de la Impresora para continuar!." & (Chr(13) & Chr(10)) &
& "(MovTwice-2)", 48
Leer
Loop
Control = 0
EscribirC
Pause = 2 '2.5 TPresente 'Asegura Presente 54
PauseTime
Control = 1
EscribirC
Fila = Fila + 1
End Sub
```

```


Sub Adq()
Control = 5
EscribirC
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
Leer
If aux > 15 Then
    aux = aux - 16
End If
Msb = aux
Control = 13
EscribirC
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
Leer
If aux > 15 Then
    aux = aux - 16
End If
Lsb = aux
Color = (Msb * 16) + Lsb
Color = (Color * 65536) + (Color * 256) + Color
Control = 1
EscribirC
Pause = 0.05 'TPresente 'Asegura Presente 54
PauseTime
End Sub

Sub Almacenar()
RecTabla.AddNew
RecTabla("cmpColor") = Color
RecTabla.Update
End Sub


Sub PauseTime()
Start = Timer  ' Set start time.
Do While Timer < Start + Pause
    DoEvents
Loop
End Sub

```

APENDICE G



*Radiografia usada para realizar
el proceso scanning del programa*



*Imagen de la radiografia que ha sido
almacenada en la PC*

APENDICE H



CURVA DE SENSIBILIDAD DEL SENSOR OPTICO

Para convertir la señal lumínica (portadora de información) a una señal eléctrica se utilizó el circuito mostrado en la figura 2.2.

En condiciones de no iluminación (ausencia de luz infrarroja) el sensor presenta alta impedancia que impide el flujo de la corriente a través de él. En condiciones de iluminación directa el sensor presenta muy baja impedancia, permitiendo el máximo flujo de corriente a través de él.

Por experimentación y utilizando el circuito antes mencionado obtuvimos la curva de sensibilidad del sensor óptico (Voltaje vs. Cantidad de luz captada por el sensor).


El voltaje que se midió tiene información de la corriente que el sensor esta conduciendo (figura 2.2):

$$V_{out} = I * R_f$$

En nuestro caso $R_f = 100 \text{ M}\Omega$.

La experiencia, para obtener la curva mas adelante mostrada, fue realizada colocando entre el par óptico diferentes sectores de la radiografía con distintas tonalidades de grises. Obteniendo de esta manera valores de

voltajes más altos a medida que la tonalidad de gris era menos oscura (claridad).



Cabe mencionar que, pese al parámetro muy subjetivo "Cantidad de luz captada por el sensor óptico", el método para obtener la curva nos dio un punto de referencia muy bueno, y esto fue suficiente para implementar esta parte del circuito.

REFERENCIAS BIBLIOGRAFICAS

1. Axelson Jan, Parallel Port Complete, (1^{ra} edición, USA, Lakeview Research, 1996)
2. Coughlin / Driscoll, Amplificadores operacionales y circuitos integrados Lineales (4^{ta} edición, Mexico, Prentice-Hall, 1993)
3. Ferrett / Preston / Preston, Access 97 Essentials, (1^{ra} edición, USA, QUE-Education and Training, 1998)
4. Graf Rudolf F. , Encyclopedia of Electronic Circuits Vol. 2 (1^{ra} edición, USA, McGraw-Hill, 1985)
5. Mahlke Günther/Gössing Peter, Conductores de Fibra Optica, (1^{ra} edición, España, Marcombo, 1987)
6. Sin autor, Mastering Visual Basic, (1^{ra} edición, Colombia, Cargraphics S.A, 1997)
7. Sin autor, The TTL Data Book Vol. 2, (1^{ra} edición, USA, Texas Instrument Incorporated, 1985)



A.F. 141922