Mostrar el registro sencillo del ítem
dc.contributor.advisor | Ponguillo Intriago, Ronald Alberto, Director | |
dc.contributor.author | Caicedo Mejillones, Steven Kleber | |
dc.contributor.author | Paredes Cedeño, Jeanneth Mirelly | |
dc.creator | ESPOL. FIEC | |
dc.date.accessioned | 2017-12-28T19:23:06Z | |
dc.date.available | 2017-12-28T19:23:06Z | |
dc.date.issued | 2014 | |
dc.identifier.citation | Caicedo, S.; Paredes, J. (2014). Diseño e implementación de un analizador de protocolo RS-232 basado en el procesador NIOS II. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. FIEC, Guayaquil. 167p. | |
dc.identifier.uri | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/42184 | |
dc.description | En el presente trabajo se desarrolló una herramienta que servirá para recolectar y analizar las tramas del protocolo de comunicación serial RS-232 mostrando dicha información en una PC o en un Dispositivo con Sistema Operativo Android, lo que nos permitirá entender e interpretar el funcionamiento del protocolo antes mencionado además de ayudarnos en la tarea de detectar y resolver problemas relacionados con este tipo de comunicación. Para esto se desarrolló un Sistema Embebido basado en el Microprocesador NIOS II el cual fue implementado en la tarjeta de desarrollo y educación DE0 nano de Terasic Inc., cuyo componte principal es la FPGA EP4CE22F17C6N de la familia Cyclone IVE de Altera. | |
dc.format | application/pdf | |
dc.format.extent | 167 | |
dc.language.iso | spa | |
dc.publisher | ESPOL. FIEC | |
dc.rights | openAccess | |
dc.subject | PROCESADORES | |
dc.subject | PROTOCOLO | |
dc.subject | PLATAFORMA NIOS II | |
dc.title | Diseño e implementación de un analizador de protocolo RS-232 basado en el procesador NIOS II | |
dc.type | bachelorThesis | |
dc.identifier.codigoespol | D-84333 | |
dc.description.city | Guayaquil | |
dc.description.degree | Ingeniero en Telemática / Ingeniero en Electrónica y Telecomunicaciones |