Mostrar el registro sencillo del ítem
dc.creator | Haro Valentín, José Luis | |
dc.creator | Flores Macías, Sergio Director | |
dc.date | 1992 | |
dc.date.accessioned | 2025-01-30T16:16:02Z | |
dc.date.available | 2025-01-30T16:16:02Z | |
dc.identifier | https://www.dspace.espol.edu.ec/handle/123456789/61091 | |
dc.identifier.uri | http://www.dspace.espol.edu.ec/handle/123456789/63330 | |
dc.description | Realiza la implementación de un sistema de ayuda de diseño y SIMULACION POR COMPUTADORA llamado simulador lógico este SOFWARE permite la simulación de CIRCUITOS DIGITALES constituidos por dispositivos lógicos de la familia TTL sin requerirse su implementación física | |
dc.description | Tesis. | |
dc.description | Referencia bibliográfica | |
dc.description | Realiza la implementación de un sistema de ayuda de diseño y SIMULACION POR COMPUTADORA llamado simulador lógico este SOFWARE permite la simulación de CIRCUITOS DIGITALES constituidos por dispositivos lógicos de la familia TTL sin requerirse su implementación física | |
dc.language | und | |
dc.publisher | Ecuador ESPOL. FIEC: Ingeniería en Electricidad | |
dc.publisher | Guayaquil | |
dc.subject | ANALISIS DE SISTEMAS | |
dc.subject | Análisis de Sistemas | |
dc.subject | Computadoras Digitales | |
dc.subject | COMPUTADORAS DIGITALES | |
dc.subject | Diseño | |
dc.subject | DISEÑO | |
dc.subject | SIMULACION LOGICA | |
dc.subject | Simulación Lógica | |
dc.title | Implementación de un sistema de ayuda de diseño por computadora "El Simulador Lógico" TESIS MATERIAL IMPRESO TEXTUAL | |
dc.type | text |
Ficheros | Tamaño | Formato | Ver |
---|---|---|---|
No hay ficheros asociados a este ítem. |