Please use this identifier to cite or link to this item:
http://www.dspace.espol.edu.ec/handle/123456789/42184| Title: | Diseño e implementación de un analizador de protocolo RS-232 basado en el procesador NIOS II |
| Authors: | Ponguillo Intriago, Ronald Alberto, Director Caicedo Mejillones, Steven Kleber Paredes Cedeño, Jeanneth Mirelly |
| Keywords: | PROCESADORES PROTOCOLO PLATAFORMA NIOS II |
| Issue Date: | 28-Dec-2017 |
| Publisher: | Espol |
| Citation: | Caicedo, S.; Paredes, J. (2014). Diseño e implementación de un analizador de protocolo RS-232 basado en el procesador NIOS II. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. |
| Description: | En el presente trabajo se desarrolló una herramienta que servirá para recolectar y analizar las tramas del protocolo de comunicación serial RS-232 mostrando dicha información en una PC o en un Dispositivo con Sistema Operativo Android, lo que nos permitirá entender e interpretar el funcionamiento del protocolo antes mencionado además de ayudarnos en la tarea de detectar y resolver problemas relacionados con este tipo de comunicación. Para esto se desarrolló un Sistema Embebido basado en el Microprocesador NIOS II el cual fue implementado en la tarjeta de desarrollo y educación DE0 nano de Terasic Inc., cuyo componte principal es la FPGA EP4CE22F17C6N de la familia Cyclone IVE de Altera. |
| URI: | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/42184 |
| Appears in Collections: | Tesis de Telemática |
Files in This Item:
| File | Size | Format | |
|---|---|---|---|
| D-84333.pdf | 3.67 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.