Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA

Please use this identifier to cite or link to this item: http://www.dspace.espol.edu.ec/handle/123456789/30117

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	Ponguillo Intriago, Ronald Alberto, Director	-
dc.contributor.author	Veriñaz Jadán, Herman Isaac	-
dc.contributor.author	Martínez Vera, Caril Ronnie	-
dc.creator	ESPOL. FIEC	-
dc.date.accessioned	2015-09-24T20:41:45Z	-
dc.date.available	2015-09-24T20:41:45Z	-
dc.date.issued	2015	-
dc.identifier.citation	Veriñaz Jadán, Herman Isaac; Martinez Vera, Caril Ronnie (2015). Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA. Trabajo final para la obtención del título: Ingeniero en Electrónica y Telecomunicaciones. ESPOL. FIEC, Guayaquil. 206p.	-
dc.identifier.uri	http://www.dspace.espol.edu.ec/xmlui/handle/123456789/30117	-
dc.description	Esta tesis describe el desarrollo de un robot velocista para competencias en los aspectos electrónicos, mecánicos y de software. El algoritmo que controla el robot es un sistema de control de cascada, la velocidad de los motores es controlada por un sistema de retroalimentación que también fija la dirección del robot.	-
dc.format	application/pdf	-
dc.format.extent	206p.	-
dc.language.iso	spa	-
dc.publisher	ESPOL. FIEC	-
dc.rights	openAccess	-
dc.subject	ROBOTS	-
dc.subject	PLATAFORMA FPGA	-
dc.title	Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA	-
dc.type	bachelorThesis	-
dc.identifier.codigoespol	T-84606	-
dc.description.city	Guayaquil	-
dc.description.degree	Ingeniero en Electrónica y Telecomunicaciones	-
Appears in Collections:	Tesis de Telecomunicaciones

Files in This Item:

File	Size	Format
T-84606 VERIÑAZ-MARTINEZ.pdf	4.29 MB	Adobe PDF	View/Open