Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c

Por favor, use este identificador para citar o enlazar este ítem: http://www.dspace.espol.edu.ec/handle/123456789/41177

Título :	Diseño de un módulo de propiedades intelectual basado en FPGA para el manejo del bus 12c
Autor :	Ponguillo Intriago, Ronald Alberto, Director Manzano Araujo, Renato Javier Pérez Avilés, Mónica Janina
Palabras clave :	INGENIERIA ELECTRICA DISPOSITIVO DE CONTROL
Fecha de publicación :	2011
Editorial :	ESPOL. FIEC
Citación :	Manzano, R.; Pérez , M. (2011). Diseño de un modulo de propiedades intelectual basado en FPGA para el manejo del bus 12c. [Tesis de Grado]. Escuela Superior Politécnica del Litoral. FIEC, Guayaquil. 104p.
Descripción :	El presente trabajo es el desarrollo de un ipcore i2c sencillo aplicado para el control y monitoreo de un dispositivo esclavo rtc y un dispositivo maestro alojado en un fpga de altera.nuestra aplicación está desarrollada en 2 tarjetas; conectadas a través de los puertos de entrada/salida de propósito general. una en la que está nuestro dispositivo esclavo i2c (rtc) y la otra tarjeta será la de2 de altera en la que estará nuestro maestro. en esta aplicación el usuario podrá setear todos los parámetros del reloj calendario como segundos, minutos, horas, día, fecha, mes y año a través de botoneras montadas en la tarjeta de2 y visualizadas en un display también ubicadas en la tarjeta.
URI :	http://www.dspace.espol.edu.ec/xmlui/handle/123456789/41177
Aparece en las colecciones:	Tesis de Ingeniería en Ciencias Computacionales

Ficheros en este ítem:

Fichero	Tamaño	Formato
T-83325 MANZANO-PEREZ.pdf	2.16 MB	Adobe PDF	Visualizar/Abrir