1. DSpace en ESPOL
  2. Comunidad de Prueba
  3. Colección KOHA 01
Please use this identifier to cite or link to this item: http://www.dspace.espol.edu.ec/handle/123456789/65363
Full metadata record
DC FieldValueLanguage
dc.creatorVillafuerte Calderón, Ricardo-
dc.creatorOñate Malo, Luis Coautor-
dc.creatorRamírez Cely, Nury Coautor-
dc.creatorVargas, Pedro Director-
dc.creatorESPOL. FIEC: ELECTRONICA-
dc.date2007-
dc.date.accessioned2025-02-13T21:15:59Z-
dc.date.available2025-02-13T21:15:59Z-
dc.identifierhttp://www.dspace.espol.edu.ec/handle/123456789/61796-
dc.identifier.urihttp://www.dspace.espol.edu.ec/handle/123456789/65363-
dc.descriptionTrabajo que propone dos implementaciones del decodificador viterbi, en hardware y software. La implementación del hardware se realizó sobre un fpga por medio del lenguaje de descripción de hardware vhdl. La implementación en software uso como plataforma el procesador mips, el cual también fue implementado sobre un fpga. Además, se describe la implementación del lenguaje c de un canal inalámbrico con codificación de canal parametrizable. La función que corresponde al decodificador de viterbi dentro de este modelo, sirve como código fuente para generar las instrucciones ejecutadas en el procesador mips.-
dc.descriptionTesis.-
dc.descriptionTrabajo que propone dos implementaciones del decodificador viterbi, en hardware y software. La implementación del hardware se realizó sobre un fpga por medio del lenguaje de descripción de hardware vhdl. La implementación en software uso como plataforma el procesador mips, el cual también fue implementado sobre un fpga. Además, se describe la implementación del lenguaje c de un canal inalámbrico con codificación de canal parametrizable. La función que corresponde al decodificador de viterbi dentro de este modelo, sirve como código fuente para generar las instrucciones ejecutadas en el procesador mips.-
dc.languageund-
dc.publisherEcuador ESPOL. FIEC: Electrónica-
dc.publisherGuayaquil-
dc.subjectComunicaciones Inalámbricas-
dc.subjectDecodificador Viterbi-
dc.titleDiseño e implementación en Software y en Hardware de un decodificador Viterbi para el estándar IEEE802. 11a WLAN TESIS MATERIAL IMPRESO TEXTUAL-
dc.typetext-
Appears in Collections:Colección KOHA 01

Files in This Item:
There are no files associated with this item.
Show simple item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.