Por favor, use este identificador para citar o enlazar este ítem:
http://www.dspace.espol.edu.ec/handle/123456789/31112
Título : | Diseño e Implementación de un Robot Velocista de Competencia sobre Plataforma FPGA |
Autor : | Verinaz Jadan, Herman Isaac Martinez Vera, Caril Ronnie |
Palabras clave : | Robot velocista Seguidor de Línea Robot Diferencial FPGA NIOS II Filtro de Kalman |
Fecha de publicación : | 22-nov-2015 |
Editorial : | ESPOL |
Resumen : | This paper presents the development of a Line Follower Robot for Robotrace Contests; it describes the electronics, mechanics and software design. This robot can reach top speed of 2.23 m/s in the competition circuit, which is a closed path that includes straight lines and curves with a minimum radius of 10 cm. The computer that controls the robot was designed on the Altera Cyclone IV FPGA (EP4CE22F17C6N); we used the DE0-nano Development board. The robot uses the Altera's soft-core processor NIOS II with specific cores for robot control. The control algorithm proposed is a cascade control system. Two secondary loops controls the speed of each motor and a primary loop set each reference variable according with the desired direction and velocity for the robot. Also the system has filter blocks to improve the sensors readings; the algorithm used was the Kalman Filter. |
Descripción : | El presente trabajo consiste en el desarrollo de un robot velocista para competencias en el aspecto electrónico, mecánico y de software. El robot diseñado puede alcanzar una velocidad máxima de 2.23 m/s en el circuito de competición, que consiste en un camino cerrado formado por rectas y curvas, las cuales pueden tener un radio mínimo de 10 cm. El computador que controla el robot fue desarrollado sobre la FPGA EP4CE22F17C6N de la familia Cyclone IV de Altera. Para esto se utilizó la tarjeta de desarrollo DE0-Nano. El sistema usa el procesador definido en software NIOS II de Altera y posee periféricos para el manejo del robot. El algoritmo que controla el robot es un sistema de control en cascada. Dos lazos secundarios controlan la velocidad de cada motor y un lazo primario controla cada referencia de acuerdo a la dirección y velocidad central del robot. Además se implementó en software un sistema de filtrado, para esto se usó el algoritmo de Filtrado de Kalman. |
URI : | http://www.dspace.espol.edu.ec/xmlui/handle/123456789/31112 |
Aparece en las colecciones: | Artículos de Tesis de Grado - FIEC |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
Diseño e Implementación de un Robot Velocista de Competencia sobre Plataforma FPGA.pdf | 414.14 kB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.